Kontakty magistrali ISA. Magistrala systemowa ISA Styki magistrali ISA
Wprowadzenie 3
1 Analiza tematu zajęć 4
1.1 Analiza istniejących urządzeń i ich cech konstrukcyjnych 4
Magistrala systemowa 1.2 ISA 9
1.2.1 Charakterystyka magistrali systemowej 9
1.2.2 Cechy konstrukcyjne modułów magistrali systemowej 19
1.3 Etapy projektowania Modułu 22
1.4 Wnioski do rozdziału 1 22
2 Opracowanie schematu modułu 23
2.1 Informacje ogólne 23
2.2 Opracowanie uogólnionego schematu modułu 24
2.3 Wybór VLSI i opis jego budowy 25
Opis trybów pracy VLSI KR580VI53 27
2.4 Wybór przestrzeni adresowej portów I/O 28
2.5 Rozwój elementów interfejsu modułu 29
2.6 Wybór podstawy elementu i opracowanie schematu obwodu 30
2.7 Wnioski do rozdziału 2 30
3 Rozwój modułów oprogramowania 31
3.1 Opracowanie modułu inicjującego oprogramowanie 31
3.2 Wnioski do rozdziału 3 32
Wniosek 33
załącznik A
(odniesienie) 34
Bibliografia 34
Załącznik B
(Wymagane) 35
Załącznik B
(Wymagane) 36
Państwowa instytucja edukacyjna szkolnictwa wyższego
kształcenie zawodowe
UNIWERSYTET PAŃSTWOWY WJACK
WYDZIAŁ AUTOMATYKI I INŻYNIERII KOMPUTEROWEJ
KATEDRA AUTOMATYKI I TELEMECHANIKI
ZADANIE DO PROJEKTU KURSOWEGO
w dyscyplinie „Architektura komputerów”
TEMAT: Rozwój modułów sprzętowych i programowych dla magistrali systemowejJest
Student grupy (szyfr)
Wstępne dane do projektu: Opcja nr 15
●Przeprowadź przegląd tematyczny w oparciu o literaturę naukową i techniczną.
●Zaprojektuj moduł sprzętowy oparty na VLSI dla magistrali systemowej ISA. Programowalny generator sygnału cyfrowego
●Opracuj procedury oprogramowania do inicjalizacji, zarządzania i kontroli modułu sprzętowego.
Notatka wyjaśniająca:
Wstęp
1 Analiza tematu zajęć Błąd: nie znaleziono źródła odniesienia
1.1 Analiza istniejących urządzeń i cech ich konstrukcji Błąd: nie znaleziono źródła odniesienia
1.2 Magistrala systemowaJEST 8
1.2.1 Charakterystyka magistrali systemowej Błąd: nie znaleziono źródła odniesienia
1.2.2 Cechy konstrukcyjne modułów magistrali systemowej Błąd: nie znaleziono źródła odniesienia
1.3 Etapy projektowania modułu Błąd: nie znaleziono źródła odniesienia
1.4 Wnioski do rozdziału 1 Błąd: nie znaleziono źródła odniesienia
2 Opracowanie schematu modułu Błąd: nie znaleziono źródła odniesienia
2.1 Informacje ogólne Błąd: nie znaleziono źródła odniesienia
2.2 Opracowanie uogólnionego diagramu modułowego Błąd: nie znaleziono źródła odniesienia
2.3 Wybór VLSI i opis jego budowy Błąd: nie znaleziono źródła odniesienia
2.4 Wybór przestrzeni adresowej portów I/O Błąd: nie znaleziono źródła odniesienia
2.5 Rozwój elementów interfejsu modułu 27
2.6 Wybór podstawy elementu i opracowanie schematu elektrycznego 28
2.7 Wnioski do rozdziału 2 28
3 Rozwój modułów oprogramowania 29
3.1 Opracowanie modułu inicjującego oprogramowanie 29
3.2 Wnioski do rozdziału 3 30
Wniosek Błąd: nie znaleziono źródła odniesienia
Dodatek A (odniesienie) Bibliografia 32
Załącznik B (obowiązkowy) Lista skrótów Błąd: nie znaleziono źródła odniesienia
Dodatek B (wymagany) Lista modułu oprogramowania inicjującego Błąd: nie znaleziono źródła odniesienia
Harmonogram zajęć:
1 Część teoretyczna 25% do _______ 3 Część programowa 25% do _______
2 Część obliczeniowa 25% do _______ 4 Część graficzna 25% do _______
Kierownik pracy _____________/________/ 17.02.2010
(podpis) (imię i nazwisko nauczyciela)
Przyjąłem zadanie do _____________/________/ 17.02.2010
(podpis) (imię i nazwisko studenta)
Wstęp
Ostatnio powszechne stały się dyskretne systemy sterowania i dyskretne systemy transmisji informacji. Działanie takich systemów opiera się na dyskretnym (cyfrowym) przetwarzaniu informacji i dyskretnych (cyfrowych) sygnałach, które opisywane są ciągami wartości odniesienia w dyskretnym zbiorze punktów.
Sygnały cyfrowe mają wiele zalet w porównaniu z sygnałami analogowymi. W przeciwieństwie do sygnałów analogowych, sygnały cyfrowe przesyłane są nie w postaci fal, ale w postaci binarnej lub w postaci bitów. Obecność napięcia jest wskazywana jako jeden, a brak - jako zero. Ta właściwość formatu cyfrowego, w którym dostępne są tylko dwa stany – jest sygnał i nie ma sygnału – pozwala odbierać i odtwarzać dźwięki w ich nieskazitelnej czystości. Dzięki sygnałom cyfrowym można to zrobić z dużą niezawodnością. Dużo trudniej jest dokładnie odtworzyć falę, która może przybierać wiele różnych form, w przeciwieństwie do bitu, który może mieć tylko dwie wartości – włączoną i wyłączoną.
Zarówno sygnały analogowe, jak i cyfrowe są z natury niestabilne podczas transmisji. Wraz ze wzrostem zasięgu propagacji oba sygnały słabną, tłumią się i ulegają zakłóceniom. Jednakże sygnały cyfrowe można korygować i przywracać lepiej niż sygnały analogowe. Kiedy sygnał cyfrowy narażony na zakłócenia zaczyna zanikać, urządzenie na linii komunikacyjnej zaprojektowane do jego wzmacniania, „wiedząc”, że każdy bit informacji jest albo jedynką, albo zerem, przywraca sygnał bez zniekształceń. Zakłócenia są raczej odrzucane niż regenerowane i wzmacniane, jak ma to miejsce w przypadku sygnału analogowego.
Oprócz czystości sygnałów audio, sygnały cyfrowe umożliwiają przesyłanie danych z mniejszą liczbą błędów. W liniach analogowych, gdzie wzmacniany jest również sygnał szumu, urządzenia odbiorcze mogą zinterpretować ten sygnał jako informację. Osoby korzystające z modemów do wymiany danych często otrzymują uszkodzone informacje. W komunikacji cyfrowej sygnał zakłócający jest odrzucany, dzięki czemu rzadziej obserwuje się zniekształcenia i błędy w transmisji danych.
Ten projekt kursu poświęcony jest opracowaniu jednego z takich modułów - programowalnego generatora sygnału cyfrowego, czyli prostokątnego generatora impulsów. Wymagana maksymalna częstotliwość wyjściowa zgodnie ze specyfikacją wynosi 2 MHz, liczba wyjść wynosi 1.
Proces projektowania dzieli się na kilka etapów. Rozdział 1 analizuje tematykę zajęć, bada istniejące analogi projektowanego modułu i cechy ich konstrukcji oraz podaje charakterystykę magistrali ISA. W rozdziale 2 omówiono cechy konstrukcyjne modułu, wybór VLSI, przestrzeń adresową i opracowano schemat obwodu. Rozdział 3 opisuje rozwój modułu oprogramowania do inicjalizacji urządzenia.
1 Analiza tematu zajęć
1.1 Analiza istniejących urządzeń i cech ich konstrukcji
Sygnał cyfrowy to sygnał, który może przyjąć tylko jeden z dwóch określonych stanów. W większości obwodów przyjmuje się, że pojawienie się na wyjściu obwodu elektrycznego napięcia z zakresu od 2,4 V do 5 V odpowiada pojawieniu się pojedynczego sygnału (wysoki poziom sygnału cyfrowego), jeśli napięcie nie przekracza 0,5 V, wówczas przyjmuje się, że sygnał jest równy 0 (niski poziom sygnału cyfrowego).
Konieczne jest opracowanie programowalnego generatora sygnału cyfrowego z 1 wyjściem, czyli w istocie generatora impulsów prostokątnych.
Maksymalna częstotliwość sygnału wyjściowego wynosi 2 MHz. Przez programowalność rozumiemy możliwość ustawienia parametrów sygnału. Dwa parametry całkowicie determinują kształt prostokątnego impulsu: częstotliwość i współczynnik wypełnienia. Graficznie powyższe wartości przedstawiono na ryc. 1.1.
Ryż. 1.1 – Sygnał cyfrowy, jego charakterystyka
Można zastosować taki generator:
W układzie kontrolno-pomiarowym opartym na komputerze osobistym.
Do generowania sygnałów zegarowych.
Jako część instalacji przemysłowych wymagających generowania różnych sygnałów.
Do pracy w ramach zautomatyzowanych kompleksów wyszukiwania urządzeń podsłuchowych (generatory RS/N i RS/N232).
Generator RV131.03 przeznaczony jest do generowania przedziału czasowego i serii impulsów o równym programowalnym czasie trwania, a także do generowania sygnałów logicznych oznaczających początek i koniec zadanego czasu trwania przedziału czasowego oraz do konwersji badanych procesów na postać cyfrową formularz.
Generacja sygnałów testowych telewizji cyfrowej G-420, TG 2000, DTG-35, G-230, G6-35.
Generator może być wykonany jako moduł zawierający bufor pamięci RAM, w którym zapisywane są przykładowe kody wygenerowanego sygnału, określające w szczególności jego częstotliwość i współczynnik wypełnienia. Następnie uruchamia się generator. Istnieją również generatory z dwoma trybami rozruchu:
tryb jednorazowego startu (generowanie zatrzymuje się po jednym okresie sygnału);
tryb automatycznego startu (generowanie ciągłe do momentu zaprogramowania zatrzymania).
Zastanówmy się, jakie sygnały i dane powinny docierać na wejście systemu. Wejście otrzymuje kod częstotliwości, kod cyklu pracy oraz dwa bity sterujące: zezwolenie/zakaz generowania i start jednorazowy/automatyczny. Oprócz samego sygnału cyfrowego moduł musi wytwarzać także sygnał „generowania w toku”, niezbędny do sterowania i sygnalizacji.
Do ustawiania częstotliwości stosuje się dwa podejścia:
1. Adresy bufora RAM wylicza się za pomocą konwencjonalnego licznika binarnego, a w celu zmiany częstotliwości sygnału wyjściowego zmienia się częstotliwość zliczania tych adresów. W tym przypadku odpytywane są zawsze wszystkie adresy RAM, tj. liczba próbek w okresie sygnału wyjściowego nie zmienia się wraz ze zmianą częstotliwości, co oznacza, że nie zmienia się dokładność odwzorowania kształtu sygnału. Wadą tego podejścia jest to, że obwód działa dobrze przy niskich częstotliwościach sygnału wyjściowego oraz że częstotliwość sygnału zakłócającego powstająca w wyniku kwantyzacji poziomów sygnału wyjściowego jest wprost proporcjonalna do częstotliwości sygnału wyjściowego filtrującego takie zakłócenia; złożone i wymaga specjalnych, przestrajalnych filtrów.
2. Do wyliczenia adresów bufora RAM nie stosuje się licznika, lecz sumator akumulacyjny (ryc. 1.2, rys. 1.3), składający się z sumatora binarnego i rejestru objętego sprzężeniem zwrotnym. W takim przypadku przy każdym kolejnym impulsie generatora zegara wejściowy kod sterujący jest dodawany do kodu wyjściowego rejestru i otrzymana wartość jest ponownie zapisywana do rejestru. W rezultacie w każdym cyklu zegara przyrost adresu RAM będzie określony przez wejściowy kod sterujący sumatora akumulacyjnego, zmieniając który możemy zmienić prędkość przejścia wszystkich adresów RAM, a tym samym częstotliwość sygnału. Wadą tego podejścia jest to, że kształt sygnału jest odtwarzany z różną dokładnością przy różnych częstotliwościach. Zaletą tego podejścia jest to, że częstotliwość sygnału zakłócającego będzie stała i łatwiej będzie odfiltrować takie zakłócenia.
Ryż. 1.2 - Wyliczanie adresów RAM za pomocą sumatora akumulującego
Istnieje wiele zasadniczo różnych sposobów konstruowania różnych generatorów impulsów. Rozważmy budowę takich urządzeń w oparciu o elementarne elementy logiczne.
1) Generator pokazany na rysunku 1.4 (wykorzystujący elementy 2I-NOT z otwartym kolektorem) wytwarza impulsy w szerokim zakresie częstotliwości - od kilku herców do kilku kiloherców. Zależność częstotliwości f (kHz) od pojemności
kondensator C1 (pF) wyraża się przybliżonym wzorem 
. Cykl pracy napięcia impulsowego jest prawie równy 2. Gdy napięcie zasilania spadnie o 0,5 V, częstotliwość generowanych impulsów maleje o 20%.
Ryż. 1.4 – Generator impulsów na chipie K155LA8
2) Dużą zmianę częstotliwości generowanych impulsów (około 50 tysięcy razy) zapewnia poniższe urządzenie (ryc. 1.5). Minimalna częstotliwość impulsów wynosi tutaj około 25 Hz. Czas trwania impulsów jest regulowany przez rezystor R 1. Częstotliwość powtarzania można określić ze wzoru:
Ryż. 1.5 - Generator impulsów z regulowanym czasem trwania
3) Czas trwania impulsów można regulować za pomocą rezystora zmiennego R 2 (cykl pracy waha się od 1,5 do 3), a częstotliwość za pomocą rezystora R 1 (patrz ryc. 1.6). Na przykład w generatorze o C 1 = 0,1 μF, wykluczając rezystor R 2 tylko rezystor R 1, częstotliwość generowanych impulsów można zmieniać od 8 do 125 kHz. Aby uzyskać inny zakres częstotliwości, należy zmienić pojemność kondensatora C 1.
Ryż. 1.6 – Generator impulsów z regulowanym czasem trwania
4) Przy wdrażaniu urządzeń cyfrowych do różnych celów często konieczne jest generowanie krótkich impulsów wzdłuż zboczy sygnału wejściowego. W szczególności impulsy takie służą do zerowania liczników jako impulsy synchronizacyjne przy zapisie informacji do rejestrów itp. Gdy napięcie Uin zmienia się z niskiego na wysokie, spadek ten jest bezzwłocznie dostarczany na wejście 13 elementu DD1.4. W tym samym
czasie na wejściu 12 elementu DD1.4 wysoki poziom napięcia utrzymuje się przez czas propagacji sygnału przez elementy DD1.1-DD1.3 (około 75 ns). W rezultacie w tym czasie napięcie wyjściowe urządzenia pozostaje niskie. Następnie napięcie jest ustawiane na niskie na wejściu 12 i wysokie na wyjściu urządzenia. W ten sposób powstaje krótki impuls ujemny, którego przód pokrywa się z przodem napięcia wejściowego. Aby takie urządzenie mogło wygenerować ujemny impuls na odcięciu sygnału wejściowego, należy je uzupełnić o kolejny falownik. Schemat i schematy czasowe działania takiego urządzenia przedstawiono na ryc. 1.7.
Ryż. 1.7 – Schematy połączeń i czasowe generatora krótkich impulsów ujemnych w oparciu o dodatni/ujemny spadek napięcia na jego wejściu
Rysunek 1.8 przedstawia obwód i schemat czasowy działania układu kształtującego impulsy wzdłuż zbocza narastającego i opadającego sygnału wejściowego.
Ryż. 1.8 Impuls na zboczu i spadku sygnału wejściowego
5) Problem generowania sygnału cyfrowego o zadanej częstotliwości i współczynniku wypełnienia można rozwiązać również za pomocą wibratorów pojedynczych (rys. 1.9). Seria K155 obejmuje również mikroukład K155AG3. Schematy czasowe jego działania przedstawiono na rys. 1.10. Zawiera dwa monowibratory w jednej obudowie. Opcje podłączenia zewnętrznych elementów rozrządu i schemat rozrządu monowibratora pokazano na rysunkach. Monostabilny jest również wyzwalany albo przez ujemny spadek sygnału wejściowego na wejściu A przy wysokim poziomie na wejściach B i R, albo przez dodatni spadek napięcia na wejściu B przy niskim poziomie na wejściu A i wysokim poziomie na wejściu R Czas trwania impulsu tand1 jest określony przez stałą czasową obwodu taktowania, ale można go skrócić poprzez przyłożenie niskiego napięcia do wejścia R w punkcie tand2. Ryż. 1.10 – Schemat czasowy pracy układu K155AG3 6) Generatory sygnału cyfrowego można również zbudować przy użyciu specjalizowanego LSI. Jednak większość problemów tego typu można rozwiązać za pomocą standardowych elementów bez użycia mikrokontrolera. Funkcje magistrali systemowejJEST ISA (z angielskiej architektury standardów branżowych, magistrala ISA, wymawiane „ay-say”) to 8 lub 16-bitowa magistrala wejścia/wyjścia dla komputerów kompatybilnych z IBM PC. Służy do podłączania kart rozszerzeń w standardzie ISA. Strukturalnie jest wykonany w postaci 62- lub 98-pinowego złącza na płycie głównej. Wraz z pojawieniem się płyt głównych ATX magistrala ISA przestała być szeroko stosowana w komputerach, chociaż istnieją płyty ATX z AGP 4x, 6 PCI i jednym (lub dwoma) portami ISA. Ale na razie można go jeszcze spotkać w starych komputerach AT, a także w komputerach przemysłowych. ISA był używany w pierwszym IBM PC w 1981 r., a w ulepszonej 16-bitowej wersji w komputerach IBM PC/AT w 1984 r. Obecnie magistrala ISA ustąpiła miejsca magistrali PCI i jej rozszerzeniu graficznemu AGP. Co więcej, AGP jest już zastępowany przez dość obiecującą magistralę PCI-Express. Jednak w komputerach przemysłowych i wbudowanych o dużej wydajności ta „starożytna” magistrala ISA (wraz z EISA) jest główną. Przyczyny tego są następujące: wysoka niezawodność, szerokie możliwości, kompatybilność; Magistrala ta jest szybsza niż większość podłączonych do niej urządzeń peryferyjnych. największa liczba systemów ze względu na niską cenę; ogromna różnorodność zastosowań; prędkość transmisji do 2 Mbit/s; dobra odporność na hałas; duża ilość kompatybilnego sprzętu i oprogramowania (dzięki temu podzespoły różnych producentów są wymienne). Istnieją dwie wersje magistrali ISA, różniące się liczbą bitów danych: wersja 8-bitowa (stara) i 16-bitowa (nowa). Stara wersja pracowała z częstotliwością 4,77 MHz w komputerach klasy PC i XT. Nowa wersja stosowana była w komputerach klasy AT przy częstotliwości taktowania 6 i 8 MHz. Później osiągnięto porozumienie w sprawie standardowej maksymalnej częstotliwości taktowania 8,33 MHz dla obu wersji autobusów, zapewniając ich kompatybilność. Niektóre systemy umożliwiają korzystanie z magistrali podczas pracy na wysokich częstotliwościach, ale nie wszystkie karty adapterów są w stanie wytrzymać takie prędkości. Przesyłanie danych na magistralę zajmuje od 2 do 8 cykli zegara. Możesz określić maksymalną prędkość przesyłania danych na magistrali ISA (wynosi 8 MB/s): Przepustowość magistrali 8-bitowej jest 2 razy mniejsza (4 MB/s). Te wartości przepustowości są teoretyczne. W praktyce okazuje się, że jest ona około 2 razy mniejsza od teoretycznej, ale nie przeszkadza to w pracy magistrali ISA szybciej niż większość podłączonych do niej urządzeń peryferyjnych. Charakterystyczne cechy opony
JEST
:
1. Charakterystyczną różnicą między ISA jest to, że sygnał zegara nie pokrywa się z sygnałem zegara procesora, dlatego kurs wymiany przez niego jest nieproporcjonalny do częstotliwości zegara procesora. 2. Magistrala ISA oznacza demultipleksowane (tj. posiadające oddzielne szyny adresowe i dane) 16-bitowe, średniej prędkości magistrale systemowe. Wymiana odbywa się w danych 8- lub 16-bitowych. 3. Na autostradzie zorganizowany jest odrębny dostęp do pamięci komputera i urządzeń wejścia/wyjścia (są do tego specjalne sygnały). 4. Maksymalna ilość pamięci adresowalnej wynosi 17 MB (24 linie adresowe). 5. Maksymalna przestrzeń adresowa dla urządzeń we/wy wynosi 64 KB (16 linii adresowych), chociaż prawie wszystkie dostępne karty rozszerzeń wykorzystują tylko 10 linii adresowych (1 KB). 6. Szkielet obsługuje dynamiczną regenerację pamięci, przerwania radialne i bezpośredni dostęp do pamięci. 7. Dopuszcza się przejęcie autostrady za pomocą urządzeń zewnętrznych. 8. Logika pozytywna na szynach adresowych i danych, tj. Jeden odpowiada wysokiemu poziomowi napięcia, a zero odpowiada niskiemu poziomowi napięcia. 4 napięcia zasilania: +5V, -5V, +12V i -12V. 9. Zakres dostępnych adresów pamięci ograniczony jest regionem UMA (Unified Memory Architecture - ujednolicona architektura pamięci. Zakres adresów I/O ograniczony jest powyżej liczbą bitów adresu użytych do deszyfrowania, dolny limit jest ograniczony przez obszar adresów 0-FFh zarezerwowany dla urządzeń płyty systemowej. W komputerze PC przyjęto 10-bitowe adresowanie wejść/wyjść, w którym linie adresowe A były ignorowane przez urządzenia, zatem zakres adresów urządzeń magistrali ISA jest ograniczony obszar 100h-3FFh, czyli łącznie 758 adresów rejestrów 8-bitowych, niektóre obszary tych adresów są również zajęte przez urządzenia systemowe. Następnie zaczęto stosować adresowanie 12-bitowe (zakres 100h-FFFh), ale korzystając z niego, zawsze należy wziąć pod uwagę możliwość obecności na magistrali starych 10-bitowych adapterów, które „odpowiedzą” na adres odpowiednimi bitami A w całym prawidłowym obszarze czterokrotnie Abonenci magistrali ISA-8 mogą mieć do 6 linii IRQ (Interrupt Request), w przypadku ISA-16 ich liczba sięga 11. Abonenci magistrali mogą korzystać z maksymalnie trzech 8-bitowych kanałów DMA, a na magistrali 16-bitowej. dostępne będą jeszcze trzy kanały 16-bitowe. Najpopularniejszą konstrukcją magistrali są złącza (gniazda) instalowane na płycie głównej komputera, których wszystkie styki o tej samej nazwie są ze sobą połączone, tj. Wszystkie złącza są absolutnie równe. Cechą szczególną konstrukcji szkieletowej jest to, że karty rozszerzeń (płytki-córki) podłączone do jej złączy mogą mieć różne rozmiary (długość płytki jest ograniczona od dołu rozmiarem złącza, a od góry długością złącza). obudowa na komputer). Magistrala 8-bitowaJEST Magistrala ta była używana w pierwszym IBM PC; w nowych systemach praktycznie nie jest stosowana. Do złącza wkładana jest płytka adaptera z 62 pozłacanymi stykami. Złączu przydzielono 8 linii danych i 20 linii adresowych, co pozwala zaadresować do 1 MB pamięci. Płytka adapterowa dla 8-bitowej magistrali ISA ma następujące wymiary: wysokość – 4,2″ (106,68 mm), długość – 13,13″ (333,3 mm), grubość – 0,5″ (12,7 mm). Przyporządkowanie pinów i złącze 8-bitowej magistrali ISA pokazano na rys. 1.11. Ryż. 1.11 - Przyporządkowanie pinów i złącze 8-bitowej magistrali ISA Sygnał wyboru płytki –CARD SLCTD musi być doprowadzony do pinu B8. Faktem jest, że w komputerach klasy XT i laptopach klasy PC nie wszystkie płyty dało się włożyć w slot 8 (najbliżej źródła zasilania). Można tam na przykład włożyć klawiaturę/zegar z komputera PC 3270. Płyty te mają różne wymagania dotyczące synchronizacji dla tego gniazda, zapewnianej przez specjalny sygnał zegarowy. Magistrala 16-bitowaJEST Pojawił się w komputerach PC/AT z podwójnymi złączami rozszerzeń. Kartę 8-bitową można włożyć do głównej części złącza 16-bitowego. Istnieją 2 cechy, które uniemożliwiają włożenie płytki do złącza odwrotnie: klucz - wycięcie w płycie adaptera, które po zainstalowaniu pokrywa się lub nie pokrywa się z występem na złączu. różne długości obu części złącza magistrali. Dodatkowe styki, które pojawiają się w wyniku zwiększenia szerokości magistrali, podłącza się do 36 styków drugiej części złącza. Jeden lub dwa styki w głównej części mają inny cel. W niektórych starszych adapterach część dolnej krawędzi pozbawiona nadrukowanych styków wystaje w dół i służy do montażu elementów lub okablowania dyrygenci. Po zamontowaniu takiego adaptera w złączu krawędź ta praktycznie dotyka powierzchni płyty głównej. Jeśli w tej części płyty głównej znajduje się przedłużenie złącza magistrali, nie można włożyć adaptera. Dla takich kart dostępne są dwa złącza bez rozszerzenia 16-bitowego. Typowa płytka adaptera klasy AT ma następujące wymiary: wysokość – 4,8″ (121,92 mm), długość – 13,13″ (333,3 mm), grubość – 0,5″ (12,7 mm). Przyporządkowanie pinów i złącze 16-bitowej magistrali ISA pokazano na rys. 1.12. Ryż. 1.12 — 16-bitowe układy pinów magistrali ISA Skład i przeznaczenie linii autobusowychJEST Wszystkie linie autobusowe ISA można podzielić na sześć grup: linie danych; linie adresowe; linie kontrolne; linie bezpośredniego dostępu do pamięci; przerywać linie usługowe; linie energetyczne i linie pomocnicze. Oznaczenie i przeznaczenie linii jest następujące. 1) AEN – Address Enable – używany w trybie DMA do informowania wszystkich kart rozszerzeń o trwającym cyklu DMA. Instalowane i usuwane równolegle z adresem. 2) BALE – Blokada adresu Włącz buforowane. Adres bitów sygnału stroboskopowego. Ustawienie poziomu wysokiego oznacza początek cyklu magistrali i rozpoczęcie wydawania ważnego (ale jeszcze nie ustalonego) adresu do linii adresowych. Opadające zbocze sygnału wskazuje, że adres jest ustawiony i służy do przechowywania („podtrzymania”) stanu linii SAOO...SA19 i LA17...LA23 w modułach pamięci. Stopień wyjściowy typu TTL. 3) I/O CH RDY (I/O Channel Ready - gotowość kanału wejścia/wyjścia). Sygnał ten, zwykle wysoki, jest obniżany przez pamięć lub urządzenie zewnętrzne, aby przedłużyć cykl dostępu. Każde powolne urządzenie korzystające z tego sygnału musi utrzymywać go na niskim poziomie, dopóki nie wykona operacji rozpoznawania adresu i nie wykona polecenia odczytu lub zapisu. Cykl komunikacji w odpowiedzi na usunięcie sygnału wydłuża się o całkowitą liczbę cykli zegara sygnału SYSCLK. Linia nie powinna być pod napięciem dłuższym niż 15 µs i powinna być zasilana przez urządzenie z otwartym kolektorem. 4) -DACK0...-DACK7. (Potwierdzenie żądania DMA - potwierdzenie żądania DMA). Sygnał potwierdzający bezpośredni dostęp. Sygnał generowany jest przez kontroler DMA. Stopień wyjściowy typu TTL. 5) DRQ0...DRQ7. (Żądanie DMA – Żądanie DDP). Sygnały żądania bezpośredniego dostępu do pamięci. Sygnał jest generowany przez urządzenie wejścia/wyjścia. Żądanie jest odbierane przez kontroler DMA i przy pojedynczych wymianach jest resetowane wraz z nadejściem odpowiedniego sygnału DACK i. 6) -KANAŁ WE/WY. (Sprawdzanie kanału we/wy – błąd wejścia/wyjścia). Sygnał generowany jest przez dowolny executor – urządzenie wejścia/wyjścia lub pamięć w celu poinformowania mastera o błędzie, np. błędzie parzystości w module pamięci. Typ stopnia wyjściowego to otwarty kolektor. 7) -I/O CS16. (Wybierz cykl we/wy 16 — wybierz cykl 16-bitowy dla urządzenia we/wy). Sygnał jest generowany przez urządzenie we/wy, aby poinformować urządzenie główne, że może obsłużyć dane 16-bitowe. Typ stopnia wyjściowego to otwarty kolektor. 8) -IOR. (Odczyt we/wy - odczyt z urządzenia we/wy). Sygnał stroboskopowy do odczytu danych z urządzenia wejścia/wyjścia. Typ stopnia wyjściowego - trzy stany. 9) -IOW. (Zapis we/wy - zapis do urządzenia we/wy). Sygnał stroboskopowy służący do określenia momentu w czasie, w którym można rozpocząć rejestrację danych zadanych przez master. 10) IRQ3...IRQ7, IRQ9...IRQ12, IRQ14, IRQ15. (Żądanie przerwania — żądanie przerwania). Sygnał generowany jest przez urządzenie żądające magistrali w celu wymiany. Żądania przerwań są wysyłane na wejście kontrolera przerwań znajdującego się na płycie systemowej. Jeżeli odpowiedni poziom nie jest zablokowany, wówczas narastające zbocze przerwania IRQ i powoduje przerwanie pracy procesora i przejście do programu serwisowego dla odpowiedniego żądania. Wysoki poziom przerwania IRQ i musi być utrzymany do czasu, aż sygnał potwierdzenia przerwania z procesora centralnego dotrze do kontrolera przerwań. 11) LA17..LA23. (Latchable Address - Adres wymagający zapamiętania w executorze). Sygnał może być generowany przez procesor, kontroler DMA lub moduł główny na karcie rozszerzeń. Sygnały są wykorzystywane do adresowania szybkich modułów pamięci na magistrali, zapewniając rozszerzenie przestrzeni adresowej do 16 MB. W przeciwieństwie do sygnałów SA0...SA19, których wartości w stanie ustalonym są gwarantowane przez cały cykl magistrali, sygnały LA17...LA23 są dostarczane przez urządzenie nadrzędne tylko wtedy, gdy poziom sygnału BALE jest wysoki. 12) -MISTRZ. (Mistrz - Mistrz). Sygnał jest generowany przez urządzenie nadrzędne na karcie rozszerzeń. Przy niskim poziomie sygnału jedna z kart rozszerzeń zgłasza, że steruje magistralą - jest masterem. 13) -MEM CS16. (PAMIĘĆ 16-bitowy wybór chipa - 16-bitowa pamięć). Przy niskim poziomie sygnału moduł pamięci, do którego uzyskiwany jest dostęp, informuje urządzenie główne, że może obsługiwać transfery 16-bitowe z jednym stanem oczekiwania w bieżącym cyklu wymiany. 14) -MEMR,SMEMR. (MEMory Read, System MEMory Ready - Odczyt z pamięci). Sygnały mogą być generowane przez procesor lub przez moduł master na karcie rozszerzeń. Sygnały służą do żądania odczytania danych z pamięci. Adresy w strefie do 1 MB dostępne są przy aktywnych (niskich) sygnałach SMEMR i MEMR, powyżej 1 MB - przy nieaktywnych (wysokich) sygnałach SMEMR i aktywnych (niskich) sygnałach MEMR. 15) -MEMW, SMEMW. (Zapis w pamięci, zapis w pamięci systemowej – zapis do pamięci). Sygnał jest generowany przez procesor lub moduł master na karcie rozszerzeń. Sygnał zapisu o niskim poziomie pamięci wskazuje początek cyklu zapisu. Adresy w strefie do 1 MB dostępne są za pomocą aktywnych (niskich) -SMEMW i -MEMW, powyżej 1 MB - przy nieaktywnych (wysokich) -SMEMW i aktywnych (niskich) -MEMW. 16)OSC. (OSCillator - generator zegara). Sygnał jest generowany przez jednostkę centralną. Sygnał o częstotliwości 14,31818 MHz i współczynniku wypełnienia 50%. Ogólnie rzecz biorąc, nie jest ona zsynchronizowana z częstotliwością zegara procesora. 17) -OWS. (0 stanów oczekiwania - 0 cykli oczekiwania). Executor ustawia sygnał w celu poinformowania mastera o konieczności przeprowadzenia cyklu wymiany bez wstawiania cyklu oczekiwania, jeżeli czas trwania standardowego cyklu jest dla niego długi. Generowany po spadku poziomu sygnału BALE. Musi być zsynchronizowany z sygnałem SYSCLK. Typ stopnia wyjściowego to otwarty kolektor. 18) -ODŚWIEŻENIE. (ODŚWIEŻENIE - Regeneracja). Sygnał generowany przez sterownik regeneracji ma za zadanie poinformować wszystkie urządzenia podłączone do sieci szkieletowej o konieczności regeneracji dynamicznej pamięci RAM komputera (co 15 μs). 19) RESETUJ. (Resetuj - Resetuj). Sygnał resetu, którego wysoki (aktywny) poziom przywraca wszystkie urządzenia do stanu pierwotnego. Sygnał generowany jest przez centralny procesor w momencie włączenia lub wyłączenia zasilania, a także w momencie naciśnięcia przycisku RESET. 20) SA0...SA19. (Adres systemowy – magistrala adresowa systemu). Sygnały generowane są przez procesor, kontroler DMA lub moduł pamięci. Służy do adresowania urządzeń we/wy i pamięci. Nazywa się je również zatrzaskowanymi bitami adresu, ponieważ obowiązują przez cały cykl wymiany. Służą do przesłania najmniej znaczących 20 bitów adresów pamięci (w sumie adres zawiera 24 bity). 21) -SBHE. (Włącz wysoki bajt magistrali systemowej - Włącz transmisję starszego bajtu na magistrali). Sygnał określa rodzaj cyklu przesyłania danych - 8 lub 16 bitów. Produkowane równolegle z sygnałami SA0...SA19. Sygnał jest generowany przez procesor lub moduł pamięci. Niski poziom sygnału wskazuje na transmisję starszego bajtu danych liniami SD8...SD15. Razem z sygnałem SAO umożliwia określenie rodzaju cyklu autobusu. Tabela 1.1 – Określenie rodzaju cyklu transmisji danych na magistrali 22) SD0...SD7. (Dane systemowe – magistrala danych systemowych, młodszy bajt). Sygnał jest generowany przez procesor, moduł pamięci, moduł główny na karcie rozszerzeń i moduł urządzenia wejścia/wyjścia. Linie transmisyjne na magistrali o małej liczbie bajtów danych. Urządzenia 8-bitowe mogą używać tylko tych linii do przesyłania danych. Jeśli oprogramowanie obsługuje transfery 16-bitowe lub 32-bitowe na 8-bitowej magistrali danych, płyta główna generuje dwa lub cztery kolejne cykle transferu na tych liniach. 23) SD8...SD15. Dane systemowe (szyna danych systemowych, starszy bajt). Sygnał jest generowany przez procesor, moduł pamięci, moduł główny na karcie rozszerzeń i moduł urządzenia wejścia/wyjścia. Starszy bajt systemowej magistrali danych jest używany do przesyłania danych przez urządzenia 16-bitowe. 24) SYSCLK (zegar systemowy, zegar magistrali – sygnał zegara magistrali). Sygnał zegara systemowego z cyklem pracy 2 (fala prostokątna). W większości komputerów sygnał nie jest zsynchronizowany z częstotliwością procesora, a jego częstotliwość wynosi 8 MHz. Typ stopnia wyjściowego - trzy stany. 25)TC. (Liczba terminali – liczenie zostało zakończone). Sygnał generowany jest przez kontroler DMA i wykorzystywany przy realizacji transferów blokowych. Sygnał informuje o zakończeniu ostatniego cyklu podczas przesyłania tablicy danych kanałem DMA. Analizując powyższe sygnały można stwierdzić jakie operacje wymiany na magistrali systemowej ISA realizowane są z urządzeniami We/Wy W trybie programowym i DMA na magistrali ISA wykonywane są cztery rodzaje operacji (cykli): 1 - zapis operacji do pamięci; 2 - operacja odczytu z pamięci; 3 - operacja zapisu do urządzenia wejścia/wyjścia; 4 - operacja odczytu z urządzenia wejścia/wyjścia. Charakterystyka elektryczna autobusuJEST Standard magistrali ISA definiuje wymagania dotyczące prądu wejściowego i wyjściowego dla odbiorników i źródeł sygnału każdej karty rozszerzeń. Stopnie wyjściowe systemowych nadajników sygnału pokładowego muszą wytwarzać prąd dolny o natężeniu co najmniej 24 mA (dotyczy to wszystkich typów stopni wyjściowych) i prąd wysoki o natężeniu co najmniej 3 mA (dla wyjść trójstanowych i TTL ). Stopnie wejściowe odbiornika systemowego nie mogą pobierać więcej niż 0,8 mA prądu wejściowego o niskim poziomie i nie więcej niż 0,04 mA prądu wejściowego o wysokim poziomie. Ponadto należy wziąć pod uwagę, że maksymalna długość drukowanego przewodu od styku głównego złącza do styku mikroukładu nie powinna przekraczać 65 milimetrów, a maksymalna pojemność względem masy dla każdego styku głównego złącze nie powinno być większe niż 20 pF. Rezystory obciążeniowe podłącza się do niektórych linii linii głównej, prowadzącej do szyny zasilającej +5 V. Rezystory 4,7 kOhm podłącza się do linii -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW, -I/. O CH SK, do linii -I/O CS 16, -MEM CS 16, -REFRESH, -MASTER, -OWS - 300 Ohm, a do linii I/O CH RDY - 1 kOhm. Dodatkowo do niektórych linii magistrali podłączone są rezystory szeregowe: do linii -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW i OSC podłączone są rezystory 22 Ohm, a do linii -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW i OSC, a rezystory 27 Ohm do linii Linia SYSCLK. Tabela 1.1 – Opis sygnałów magistrali ISA Przeznaczenie Zamiar Kierunek-
cja Rodzaj źródła Sygnały adresowe LA.<23...17> Sygnały adresowe Wysoka rozdzielczość bajtów na liniach SD<15...8> Strobe do zapisywania adresów wzdłuż linii LA Rozdzielczość adresu. Informuje urządzenia, że na magistrali działają pętle DMA Magistrala danych Odczyt pamięci (odczyt pamięci w pierwszym megabajcie przestrzeni adresowej) Zapis do pamięci (zapis do pamięci w obrębie pierwszego megabajta przestrzeni adresowej) Czytając UVV Nagrywanie w UVV Wybór cyklu pamięci wskazuje, że pamięć jest 16-bitowa Wybranie cyklu dla fali radiowej wskazuje, że fala jest 16-bitowa Gotowość kanału we/wy. Zaprojektowany, aby wydłużyć cykle dostępu 0 cykli oczekiwania Regeneracja pamięci Prowadzący. Przeznaczony do przechwytywania magistrali z tablicą zewnętrzną Sprawdzanie kanału we/wy. Komunikat o błędzie krytycznym Resetowanie urządzeń Częstotliwość systemu Częstotliwość równa 14,3818 MHz Przerwanie<15,14,12, 11,10,9,7...3> Żądanie przerwania DRQ<7...5,3...0> Zapytanie o RAP DASK<7...5,
3...0> Potwierdzenie RAP Koniec zliczania DAP Notatka: W tabeli zastosowano następujące oznaczenia: znak „-” (minus) przed oznaczeniem sygnału oznacza, że poziom aktywny tego sygnału wynosi zero logiczne; I – sygnał wejściowy dla kart zewnętrznych; O – sygnał jest wyprowadzany na karty zewnętrzne; I/O – sygnał jest zarówno wejściowy, jak i wyjściowy dla kart zewnętrznych; TRZY – wyjście mikroukładu z trzema dopuszczalnymi stanami wyjściowymi; TTL – wyjście układu logicznego tranzystor-tranzystor; OK – wyjście typu otwarty kolektor. Tabela 1.2 przedstawia charakterystykę elektryczną źródeł sygnału magistrali ISA. Tabela 1.2 – Charakterystyki elektryczne źródeł sygnału magistrali ISA nadajnik Odbiorca nadajnik odbiorca Nadajnik Uwagi: wszystkie prądy w tabeli podano w miliamperach. Znak „-” przed wartością prądu oznacza, że prąd płynie z płytki zewnętrznej do gniazda magistrali; do wejścia TTL można podłączyć linię z wyjściem typu otwarty kolektor; wzdłuż linii z wyjściem typu otwarty kolektor prąd Ioh (prąd upływowy) nie powinien przekraczać 0,4 miliampera dla każdego gniazda. Podczas opracowywania modułu należy przede wszystkim sformułować dla niego wymagania i przeanalizować funkcje, jakie komputer musi realizować za pomocą tego modułu. Podczas projektowania wymagana jest kompatybilność informacyjna, elektryczna i konstrukcyjna. Kompatybilność konstrukcyjna sprowadza się do dokładnego przestrzegania wszystkich wymiarów płytki, złączy i elementów złącznych. Zgodność informacji zakłada precyzyjną implementację protokołów wymiany i prawidłowe wykorzystanie sygnałów magistrali (patrz wyżej główne sygnały magistrali ISA). Kompatybilność elektryczna oznacza dopasowanie poziomów napięć i prądów wejściowych, wyjściowych oraz zasilających. Projektując elementy pokładowe wchodzące w skład pokładowej części interfejsu, należy wziąć pod uwagę schematy czasowe magistrali systemowej ISA (rysunek 1.9). Najważniejszymi przedziałami czasowymi przy projektowaniu poddmuchów powietrza są: opóźnienie pomiędzy ustawieniem adresu a zboczem narastającym strobowania wymiany (co najmniej 91 ns) – określa czas rozpoznania jego adresu przez projektowane urządzenie pokładowe; czas trwania stroboskopu wymiany (co najmniej 176 ns); opóźnienie pomiędzy zboczem narastającym sygnału -IOR a ustawieniem odczytanych danych przez USA (nie więcej niż 110 ns) - określa wymagania dotyczące wydajności pokładowego bufora danych; opóźnienie pomiędzy opadającym zboczem sygnału -IOW a zapisem zarejestrowanych danych (co najmniej 30 ns) - określa wymagania dotyczące prędkości pokładowych węzłów powietrznych odbierających dane. Uogólniony schemat blokowy części interfejsu pokładowego obejmuje wszystkie następujące węzły (rysunek 1.13): bufory wejściowe (opcjonalnie); dwukierunkowy bufor danych (ogólnie powinien być podzielony na dwa dla każdego bajtu); bufor wyjściowy sygnałów sterujących; selektor adresu (AS); sterownik bramy wewnętrznej (STR); generator sygnału wymiany asynchronicznej I/O CH RDY (DK). Ryż. 1.13 - Uogólniony schemat blokowy części interfejsu pokładowego Dopasowanie elektryczne wykorzystuje buforowanie sygnałów systemowych w celu zapewnienia wymaganych prądów wejściowych i wyjściowych (poziomy napięcia ISA - TTL). Do buforowania mikroukłady głównych odbiorników, nadajników, transceiverów, zwane także buforami lub sterownikami. Odbiorniki sygnałów głównych muszą spełniać dwa główne wymagania: niskie prądy wejściowe i dużą prędkość (muszą być w stanie pracować w przydzielonych im przedziałach czasowych cykli wymiany). Wymagania stawiane odbiornikom spełniają następujące serie mikroukładów: KP1533 (SN74ALS), K555 (SN74LS) i KP1554 (74AC). Wartości prądów wejściowych zera logicznego dla nich wynoszą odpowiednio 0,2 mA, 0,4 mA i 0,2 mA, a wartości opóźnień czasowych nie przekraczają odpowiednio 15 ns, 20 ns i 10 ns. Wymagania dla przetworników: wysoki prąd wyjściowy i duża prędkość. Często muszą mieć także wyjście przełączalne (na przykład dla magistrali danych), czyli wyjście z otwartym kolektorem lub wyjście trójstanowe. Wynika to z konieczności przejścia fali radiowej w stan pasywny w przypadku braku dostępu do niej. Wymagania dotyczące transceiverów obejmują wymagania dotyczące odbiorników i nadajników, czyli niski prąd wejściowy, wysoki prąd wyjściowy, duża prędkość i obowiązkowe wyłączenie. wyjść. Należy zauważyć, że w najprostszym przypadku (kiedy jest niewiele wyładowań) transceivery można budować na mikroukładach odbiornika i nadajnika. Wymagania dotyczące selektorów adresów to: wysoka wydajność (selektor adresu musi mieć opóźnienie nie większe niż odstęp między ustawieniem adresu a początkiem sygnału strobującego wymiany), możliwość zmiany wybieralnych adresów (szczególnie ważne w przypadku urządzeń I/O ze względu na małą liczbę wolnych adresów) i niskie koszty sprzętu. Należy wziąć pod uwagę, że głównym rodzajem wymiany za pośrednictwem ISA jest wymiana synchroniczna, tj. wymieniać w tempie mistrza, nie biorąc pod uwagę szybkości wykonawcy. Możliwa jest jednak wymiana asynchroniczna, w której „wolny” executor wstrzymuje działanie mastera na czas wykonywania żądanego polecenia. W takim przypadku konieczne jest ustawienie sygnału I/O CH RDY, którego usunięcie (ustawienie go do stanu zera logicznego) wskazuje, że wykonawca nie jest gotowy na zakończenie cyklu wymiany. Duża liczba modułów zawiera bufor pamięci RAM, który służy do pośredniego przechowywania danych podczas przesyłania z komputera na urządzenie zewnętrzne i odwrotnie. Bufor RAM jest używany w dwóch przypadkach: 1) przy wolnych urządzeniach zewnętrznych: a) jeśli konieczne jest utrzymanie stałej szybkości wysyłania (odbioru) danych; b) podczas przesyłania dużych ilości danych, aby zwolnić procesor do innych zadań. 2) jeśli urządzenia zewnętrzne są szybkie i komputer nie jest w stanie zapewnić wymaganej prędkości do odbierania/wysyłania informacji. Przy równoległym dostępie do bufora RAM każda komórka RAM ma swój własny adres w przestrzeni adresowej komputera (tzw. pamięć współdzielona). Dowolny procesor główny, kontroler DMA itp.) może komunikować się z buforem RAM tak samo, jak z pamięcią systemową, używając wszelkich środków, wszystkich metod adresowania i poleceń przetwarzania liniowego. W przestrzeni adresowej pamięci ISA przydzielane jest okno, do którego rzutowane są adresy bufora RAM W przypadku dostępu sekwencyjnego wszystkie komórki bufora RAM są mapowane na jeden adres w przestrzeni adresowej komputera, tj. Uzyskując dostęp do tego samego adresu, procesor uzyskuje dostęp do różnych komórek buforujących RAM w różnym czasie. Podstawą każdego modułu jest programowalny LSI. Istnieją jednak inne sposoby budowania adapterów interfejsów komunikacyjnych, na przykład w oparciu o programowalne obwody logiczne (FPGA) lub proste mikroukłady. Najlepszym rozwiązaniem jest jednak zastosowanie specjalizowanych, programowalnych LSI, w których mieszczą się wszystkie jednostki funkcjonalne modułu. Konieczne jest opracowanie programowalnego generatora sygnału cyfrowego z 1 wyjściem, czyli generatora impulsów prostokątnych. Maksymalna częstotliwość sygnału wyjściowego wynosi 2 MHz. Programowalne parametry - częstotliwość i współczynnik wypełnienia. Zatem informacją wyjściową będzie sekwencja prostokątnych impulsów charakteryzujących się różnymi częstotliwościami i cyklami pracy. Wymiana informacji pomiędzy komputerem PC a urządzeniem zewnętrznym musi być kontrolowana przez część oprogramowania tworzonego modułu. Opierając się na ogólnych zasadach opracowywania obwodów elektronicznych i cechach konstrukcyjnych urządzeń wejścia/wyjścia dla magistrali ISA, podzielimy zadanie na kilka etapów: synteza uogólnionego obwodu modułu sprzętowego; wybór wyspecjalizowanych LSI; synteza schematu blokowego modułu; wybór przestrzeni adresowej dla portów I/O i numerów przerwań; synteza schematu obwodu modułu; rozwój części programowej modułu inicjalizacji urządzeń zewnętrznych; opracowanie części programowej modułu sterującego urządzeniami zewnętrznymi; W tym rozdziale, oprócz magistrali systemowej ISA, omówiono niektóre metody konstruowania generatorów sygnałów cyfrowych. Główne różnice we wszystkich opcjach, z wyjątkiem sprzętowych, to czas trwania i częstotliwość sygnałów wyjściowych. W zależności od zadania maksymalna częstotliwość wyjściowa generatora powinna wynosić 2 MHz, ale żadna z rozważanych opcji nie spełnia tego wymagania. Dodatkowo opracowywany moduł wymaga modyfikacji programowej parametrów sygnału wyjściowego. W powyższych obwodach na charakterystykę sygnału można wpływać poprzez zmianę rezystancji lub pojemności, jednak wdrożenie tego podejścia w oprogramowaniu jest bardzo trudne, a między innymi koszty wzrosną kilkukrotnie. W związku z powyższym rozważane opcje budowy generatorów sygnału cyfrowego nie mogą zostać zastosowane w tym projekcie. Wyjściem z tej sytuacji będzie zastosowanie w opracowywanym module mikrokontrolera, którego wyboru dokonamy w kolejnym rozdziale. Komputery IBM PC zapewniają możliwość podłączenia dodatkowych urządzeń bezpośrednio do magistrali systemowej. W tym celu na płycie głównej komputera instalowane są specjalne gniazda („gniazda”), do których można włożyć dodatkowe karty realizujące funkcje nie przewidziane w oryginalnej konfiguracji komputera. Obecnie produkowany jest duży asortyment płytek dodatkowych, które spełniają szeroką gamę funkcji, w tym rozszerzają możliwości komunikacji komputera z urządzeniami zewnętrznymi. W razie potrzeby takie deski można wykonać niezależnie. Ten projekt kursu poświęcony jest opracowaniu jednego rodzaju takich tablic. Ogólny schemat komputera kompatybilnego z IBM z punktu widzenia wykorzystania magistrali ISA (rys. 2.1) z podłączonym do niej programowalnym generatorem sygnału cyfrowego: Ryż. 2.1 – Ogólny schemat komputera kompatybilnego z IBM z punktu widzenia wykorzystania magistrali ISA Oznaczenia: CPU - jednostka centralna KRP – kontroler regeneracji pamięci KPR – kontroler przerwań PB - permutator bajtów SP – pamięć systemowa UVV – urządzenie wejścia/wyjścia Opracowywany moduł jest strukturalnie podłączony do magistrali ISA w następujący sposób (rys. 2.2): Ryż. 2.2 – Organizacja magistrali tylnej płyty Moduł (rys. 2.3) zawiera następujące elementy: Blok interfejsu do podłączenia do komputera (z magistralą ISA). Służy do podłączenia modułu do magistrali. Służy do przesyłania sygnałów sterujących i danych pomiędzy magistralą a modułem. Składa się z selektora adresu i bufora danych pomiędzy magistralą VLSI i ISA. DTE – urządzenie końcowe do transmisji danych. Doprowadzany jest do niego zaprogramowany przez moduł sygnał cyfrowy. Ryż. 2.3 – Uogólniony schemat modułu magistrali ISA Uogólniony obwód generatora sygnału cyfrowego (ryc. 2.4) zawiera następujące bloki: selektor adresu (SA) wyspecjalizowane VLSI dwukierunkowy bufor danych (DB) Ryż. 2.4 – Uogólniony obwód generatora sygnału cyfrowego Selektor adresu analizuje sygnał -AEN (czy w tym czasie trwa cykl bezpośredniego dostępu do pamięci na magistrali) oraz adres ustawiony na szynie adresowej (SA). Jeśli wywołanie zostanie skierowane do zaprojektowanej płytki, wówczas urząd certyfikacji generuje sygnał stroboskopowy, który umożliwia działanie VLSI i dwukierunkowego bufora pomiędzy VLSI i magistralą ISA. VLSI, wykorzystując sygnał odczytu (-IOR) lub zapisu (-IOW), odczytuje lub przesyła dane do magistrali danych (SD). Sekwencja danych dociera do urządzenia końcowego danych (DTE) jako sygnał cyfrowy. Po przeanalizowaniu literatury referencyjnej na temat różnych VLSI możemy wyróżnić mikroukład KR580VI53. Układ ten jest urządzeniem generującym sterowane programowo opóźnienia czasowe (zegar). Konwencjonalne oznaczenie graficzne (UGO) mikroukładu pokazano na rysunku 2.2, schemat blokowy pokazano na rysunku 2.3. Rysunek 2.2 – UGO KR580VI53 Rysunek 2.3 – Schemat blokowy KR580VI53 Przeznaczenie pinów mikroukładu podano w tabeli 2.1. Tabela 2.1 – Przyporządkowanie pinów mikroukładu KR580VI53 Przeznaczenie Typ wyjścia Funkcjonalne przyporządkowanie pinów Wejścia wyjścia Kanał danych CLK0, CLK1, CLK2 Synchronizacja kanałów 0-2 WYJŚCIE 0, WYJ1, WYJ2 Sygnały kanałów odpowiednio 0, 1, 2 BRAMA 1, BRAMA 2, BRAMA 3 Wejścia sterujące licznikiem Sygnał wyboru kanału 0, 1, 2 Wybór chipa Napięcie zasilania 5V±5% Mikroukład KR580VI53 zawiera trzy niezależne identyczne kanały: 0, 1, 2. Rozważmy cel głównych komponentów. Układ wyboru kanału generuje sygnały sterujące dla kanałów 0, 1, 2, wewnętrzną i zewnętrzną transmisją danych oraz odbiorem słów sterujących. Bufor kanału danych składa się z ośmiu dwukierunkowych układów kształtujących ze stanem wyjściowym „Off” i łączy timer z szyną danych MP. Poprzez bufor kanału słowo sterujące zapisywane jest do rejestrów trybu, a parametry zliczania do liczników każdego kanału. Obwody kanałów 0, 1, 2 są identyczne i zawierają rejestry trybów, obwody sterujące, obwody zegarowe i liczniki. Rejestr trybu służy wyłącznie do rejestrowania informacji. Odbiera i przechowuje słowo sterujące, którego kod określa tryb pracy kanału, określa rodzaj zliczania i kolejność ładowania danych do licznika. Układ sterowania kanałem synchronizuje pracę licznika zgodnie z zaprogramowanym trybem oraz pracę kanału z pracą MP. Obwód synchronizacji kanału generuje serię wewnętrznych impulsów zegarowych o określonym czasie trwania, który zależy od częstotliwości zegara zewnętrznego CLK i jest określany przez wewnętrzne obwody taktowania obwodu. Maksymalna częstotliwość zewnętrznych sygnałów synchronizacji CLK wynosi nie więcej niż 2,6 MHz. Licznik kanałów jest 16-bitowym, wstępnie ustawionym licznikiem, który działa na zasadzie odejmowania binarnego lub BCD. Maksymalna liczba przy liczeniu wynosi 2 16 przy pracy w kodzie binarnym lub 10 4 przy pracy w BCD. Liczniki kanałów są od siebie niezależne i mogą mieć różne tryby pracy i typy zliczania. Zliczanie w każdym kanale jest rozpoczynane, zatrzymywane i kontynuowane przez odpowiedni sygnał GATE „Channel Enable”. Mikroukład może pracować w jednym z sześciu głównych trybów. W trybie 0 (przerwanie zliczania zacisków) po zliczeniu liczby załadowanej do licznika na wyjściu kanału generowane jest napięcie wysokiego poziomu. Sygnał GATE zapewnia rozpoczęcie zliczania, jego przerwanie (w razie potrzeby) i kontynuację zliczania. Ponowne uruchomienie licznika w trakcie zliczania przerywa bieżące zliczanie i wznawia je według nowego programu. W trybie 1 (praca multiwibratora oczekującego) impuls ujemny o czasie trwania gdzie T CLK jest okresem impulsów zegarowych; n – liczba wpisana do licznika. Multiwibrator oczekujący jest wyzwalany przez dodatnie zbocze sygnału GATE. Każde dodatnie zbocze tego sygnału rozpoczyna zliczanie prądu lub restartuje licznik od początku. Resetowanie licznika podczas zliczania nie ma wpływu na bieżące zliczanie. W trybie 2 (generowanie częstotliwości) timer pełni funkcję dzielnika częstotliwości wejściowej CLK przez n. W tym przypadku czas trwania części dodatniej okresu wynosi T CLK (n-1), a część ujemna wynosi T CLK. Ponowne uruchomienie podczas zliczania nie ma wpływu na bieżący licznik. Tryb 3 (generowanie meanderów) jest podobny do trybu 2, z czasem trwania dodatnich i ujemnych półcykli dla liczby parzystej n równym T CLK n/2. Dla liczby nieparzystej n czas trwania dodatniego półcyklu wynosi T CLK n/2, a czas trwania ujemnego półcyklu wynosi T CLK (n-1)/2. W trybie 4 (programowanie pojedynczego stroboskopu) następuje impuls o ujemnej polaryzacji o czasie trwania W trybie 5 (sprzętowe generowanie pojedynczego stroboskopu) na wyjściu kanału generowany jest impuls o ujemnej polaryzacji, trwający od zliczenia liczby załadowanej do licznika. Przy wyborze strefy adresowej dla projektowanego modułu należy uwzględnić rozkład standardowych adresów wejść/wyjść i wybrać adresy ze stref wolnych. Tabela 2.5 przedstawia mapę adresów UVB architektury IBM PC. Tabela 2.5 – Mapa adresów UVB architektury IBM PC Strefa adresowa Urządzenie we/wy Kontroler DMA (master DMA) Kontroler przerwań (Master) Rejestry sterujące sprzętem. Porty we/wy Rejestry sterujące timerem Kontroler interfejsu klawiatury (8042) Porty RTC i porty we/wy CMOS Rejestry DDP Kontroler przerwań (Slave) Kontroler DMA (DMA – slave) Koprocesor matematyczny Kontroler dysku twardego Port równoległy nr 2 Kontroler graficzny Port szeregowy nr 2 Porty sieciowe Port równoległy nr 1 Adapter portu równoległego i monochromatycznego Adapter EGA Adapter CGA Kontroler stacji dyskietek Port szeregowy nr 1 Pomimo możliwości adresowania 16 linii adresowych, najczęściej wykorzystywanych jest tylko 10 linii niskiego rzędu SAO...SA9, ponieważ większość wcześniej opracowanych kart rozszerzeń tylko je wykorzystuje, dlatego poza wyjątkowymi przypadkami nie ma sensu przetwarzanie bitów wyższego rzędu SA10..SA15. Bity adresu niższego rzędu z magistrali (SA0 i SA1) muszą być podłączone do wejść adresowych VLSI (A0 i A1). W oparciu o specyfikację VLSI i stawiane zadanie zaprojektowany moduł będzie zajmował trzy adresy w przestrzeni adresowej. Wybierzmy adres 372h (001101110010b)- 373h (001101110011b)- 375h (001101110101b)- Adresy 372h i 373h służą odpowiednio do ładowania licznika kanału 0 i licznika kanału 1, a adres 375h służy do ładowania słowa sterującego do rejestru trybu. Najprostszym rozwiązaniem przy konstruowaniu selektora adresu jest użycie wyłącznie mikroukładów z elementami logicznymi. Główną zaletą tego podejścia jest wysoka wydajność (opóźnienie nie przekracza 30 ns). Istnieją jednak również wady: Konieczność ponownego zaprojektowania obwodu dla każdego nowego adresu. Brak możliwości zmiany adresu. Trudność w zorganizowaniu wyboru kilku adresów. Zadanie do projektu kursu nie mówi nic o wyborze adresów we/wy. Oznacza to, że będziemy realizować najprostszą pod względem czasowym i kosztowym opcję ze stałymi adresami, tj. Selektor adresu budujemy z elementów logicznych. Schemat funkcjonalny selektora adresu pokazano na rysunku 2.8. Ryż. 2.8 – Schemat funkcjonalny selektora adresu Jako bufor danych między VLSI a szyną danych wykorzystujemy mikroukład K555AP6 (ryc. 2.9, tabela 2.6). Operacja Tabela 2.6 – Tabela prawdy K555AP6 Ryż. 2.9 – mikroukład UGO K555AP6 Aby zbudować schemat obwodu, musisz wybrać podstawę elementu. Analizując literaturę przedmiotu i biorąc pod uwagę wymagania stawiane odbiornikom i nadajnikom, wybierzemy następujące mikroukłady: falowniki – KR1533LN1, Elementy „AND-NOT” - KR1533LA2, KR1533LA3, Elementy „LUB-NIE” - KR1533LE1, licznik – KR555IE10, bufor pomiędzy VLSI a magistralą – K555AP5. Aby połączyć sygnały -IOR, SA0 i SA1 z VLSI, zostaną użyte elementy „I” - KR1533LI1. Sygnał z wyjścia OUT0 kanału zerowego podłączany jest do wejścia synchronizacyjnego kanału 1 w celu zmiany współczynnika wypełnienia i częstotliwości sygnału wyjściowego rozwijanego modułu. Licznik CT2 dzieli sprzętowo częstotliwość sygnału CLK przez 4, zapewniając w ten sposób maksymalną częstotliwość sygnału wyjściowego określoną w zadaniu (2 MHz). Programowo zmieniając współczynnik zliczania kanału 0 (N1) uzyskamy zmianę częstotliwości sygnału wyjściowego. Zmieniając współczynnik zliczania kanału 1 (N2), zapewnimy programową zmianę współczynnika wypełnienia sygnału wyjściowego. Obydwa kanały działają w trybie 2. Opracowany schemat obwodu pokazano w TPZHA E3. W tym rozdziale opracowano uogólniony obwód modułu, wybrano specjalizowany VLSI oraz zbadano jego strukturę i tryby pracy. Wybrano adresy wejściowe płytki. Na podstawie wyników rozdziału drugiego zaprojektowano schemat ideowy urządzenia. Zgodnie z koncepcją można wyprodukować płytkę, którą wkłada się do gniazda magistrali ISA komputera i w sterowanym programowo trybie wymiany generuje sygnały cyfrowe o zadanej częstotliwości i cyklu pracy. Algorytm programowania modułu zależy od rodzaju użytego programowalnego VLSI oraz trybu wymiany pomiędzy VLSI a procesorem komputera poprzez magistralę systemową ISA. Inicjalizacja modułów sprzętowych odbywa się w kilku etapach. W pierwszym etapie inicjowany jest moduł VLSI. W kolejnych etapach inicjowany jest system przerwań lub DMA, w zależności od stosowanych trybów wymiany danych pomiędzy modułem a procesorem systemowym. W tym przypadku przeprowadzana jest wymiana sterowana programowo, tj. Należy jedynie zainicjować VLSI. Kolejną cechą jest brak konieczności blokowania systemu przerwań ze względu na to, że moduł nie posiada trybu wymiany przerwań. Procedura inicjalizacji VLSI polega na zaprogramowaniu trybu pracy; konieczne jest załadowanie słowa sterującego CW z mikroprocesora. W takim przypadku należy ustawić odpowiednie sygnały na wejściach adresowych A0 i A1 oraz , . Ich kombinacje przedstawiono w tabeli 3.1. Tryb pracy kanałów VLSI KR580VI53 programuje się za pomocą prostych operacji wejścia/wyjścia (tabela 3.1) VLSI → kanał danych (odczyt licznika kanału 0) VLSI → kanał danych (odczyt licznika kanału 1) VLSI → kanał danych (odczyt licznika kanału 2) Żadnych operacji. Kanał danych VLSI w stanie wysokiej rezystancji Zakaz. Kanał danych VLSI w stanie wysokiej rezystancji Każdy z trzech kanałów VLSI programuje się indywidualnie poprzez zapisanie słowa sterującego do rejestru trybu i zaprogramowanej liczby bajtów do licznika. Format słowa kontrolnego przedstawiono w tabeli 3.2. Tabela 3.2 – Format słowa sterującego Bit słowa statusowego Zamiar Kod: 0 – binarny, 1 – dziesiętny Tryb pracy: 000 – tryb 0; 001 – tryb 1; X10 – tryb 2; X11 – tryb 3; 100 – tryb 4; 101 – tryb 5. 00 – operacja „zatrzaśnięcia”; 01 – tylko młodszy bajt; 10 – tylko starszy bajt; 11 – młodszy bajt, następnie starszy bajt. Wybór rejestru trybu: 00 – kanał 0, 01 – kanał 1, Aby zainicjować VLSI, należy najpierw zapisać słowo sterujące dla kanału 0 i załadować licznik 0, następnie zapisać słowo sterujące dla kanału 1 i załadować licznik 1. Słowo sterujące jest zapisywane, w przeciwieństwie do liczników ładowania, pod jednym adresem (375h ). Zatem pod adresem 375h należy wpisać słowo kontrolne: 00110100b, następnie pod adresem 372h wpisać zaprogramowaną liczbę N1 (współczynnik zliczający) do licznika kanału 0. Następnie ponownie wpisujemy słowo sterujące (01110100b) i ładujemy parametr N2 do licznika pod adresem 373h. Elementy programu przedstawiono w Załączniku A. Funkcje sterujące realizowane przez moduł sterujący są zawarte w module oprogramowania inicjującego. W tym rozdziale dokonano przeglądu programowania wybranego LSI oraz opracowano część programową modułu. Zaimplementowano sterowaną programowo wymianę danych z opracowanym urządzeniem. Użytkownik wprowadza częstotliwość i współczynnik wypełnienia sygnału cyfrowego, którego wartości chce otrzymać na wyjściu urządzenia. Moduł oprogramowania inicjuje urządzenie VLSI zgodnie z wprowadzonymi wartościami i obwód zaczyna generować sygnał cyfrowy. W wyniku realizacji projektu szkoleniowego przeprowadzono przegląd istniejących analogów projektowanego urządzenia oraz nabyto umiejętności projektowania modułów sprzętowych i programowych magistrali systemowej ISA. Opracowano także programowalny generator sygnału cyfrowego o następujących charakterystykach: maksymalna częstotliwość sygnału wyjściowego 2 MHz; możliwość programowej zmiany częstotliwości i cyklu pracy; adresy wejściowe: 372h, 373h, 375h. Opracowano także moduły oprogramowania zapewniające działanie płytki. Konstrukcja została oparta na chipie programowalnego timera K580VI53, pracującego w trybie generowania częstotliwości. Aby zapewnić maksymalną częstotliwość wyjściową wynoszącą 2 MHz, impulsy zegarowe sygnału SYSCLK magistrali ISA (8 MHz) są dzielone przez 4. 2 liczby są ładowane do kanału 0 i kanału 1 programowalnego timera. Na częstotliwość wpływają obie obciążone liczby (częstotliwość 2 MHz jest dzielona przez określony współczynnik). Na cykl pracy ma wpływ liczba zarejestrowana w liczniku kanału 1. Tym samym wczytując określone wartości do liczników mamy możliwość programowej zmiany kształtu sygnału cyfrowego. Tsilker B.Ya., Orlov S.A. Organizacja komputerów i systemów: Podręcznik dla uniwersytetów. – St. Petersburg: Peter, 2004. – 686 s.: il. Shabalin Los Angeles Rozwój modułów sprzętu i oprogramowania dla magistrali ISA: wytyczne dotyczące ukończenia zajęć. – WiatGU. 2000 – 35 s. Błochin S.M. Magistrala ISA komputera osobistego IBM PC/AT - M.: PC "Spline", 1992. Shilo V.L. Popularne mikroukłady cyfrowe: Katalog. – M.: Radio i Łączność, 1987. – 352 s.: il. – (Biblioteka Radia Masowego. Wydanie 1111). Byczkow E.A. Architektura i interfejsy komputerów osobistych. – M.: Ośrodek „SKS”, 1993. Novikov Yu.V., Kalashnikov O.A., Gulyaev S.E. Opracowanie urządzeń interfejsowych dla komputera osobistego typu IBM PC - M.: Ekom., 1997. Zawadski V.A. Elektronika komputerowa – K.: VEK, 1996. LA. Maltseva, E.M. Fromberg, V.S. Yampolsky Podstawy technologii cyfrowej. – M.: Radio i Łączność, 1986. 128s. Mikroprocesory i zestawy mikroprocesorowe układów scalonych: Katalog. W 2 tomach / V. – B. B. Abraytis, N. N. Averyanov, A. I. Belous i inni; wyd. V. A. Shakhnova. - M.: Radio i łączność, 1988. - T.1. - 386 s.: chory. (Wymagany)
Lista skrótów CPU - jednostka centralna DMA – kontroler bezpośredniego dostępu do pamięci KRP – kontroler regeneracji pamięci KPR – kontroler przerwań PB - permutator bajtów PGDS – programowalny generator sygnału cyfrowego SP – pamięć systemowa UVV – urządzenie wejścia/wyjścia CA – selektor adresu DTE – urządzenie końcowe do transmisji danych DB – bufor danych VLSI – układy scalone bardzo dużej skali KOMPUTER – komputer elektroniczny PC – osobisty komputer elektroniczny PT – programowalny timer MP – mikroprocesor FPGA – programowalny układ scalony logiczny DMA – bezpośredni dostęp do pamięci RAM - pamięć o dostępie swobodnym UGO – symboliczne oznaczenie graficzne LSI – duży układ scalony Załącznik B Lista programów Lista programów //istnieje prototyp funkcji outp(). #define CWT0 0x52 //CWT0 – 00110100b słowo sterujące dla kanału 0 #define CWT1 0x116 //CWT1 – 01110100b słowo sterujące dla kanału 1 #define portc 0x375 // adres do wpisania słowa sterującego do rejestru trybu //prototyp funkcji inicjującej //void InitPit (int N1, int N2); // częstotliwość, cykl pracyWprowadzenie wymaganych parametrów (1,
Wprowadzenie wymaganych parametrów (2)
//N Inicjowanie licznika: void InitPit(int N1, int N2) (bez znaku znak p1, p2, t1, t2;<<8)>>8; p1=(N1<<8)>>8; t1=(N2 systemowe programy... 5.2 Rozwój schemat moduł akumulacja 5.3 Schemat blokowy oprogramowanie algorytm... więcej . Pełny pokój sprzętowy I oprogramowanie kompatybilność wielu produkowanych... systemowe autostrady JEST. W skrzyni znajduje się zasilacz. Dostępność opony JEST prostota... 1.1.3 Rozwój zintegrowana automatyka... oprogramowanie oprogramowanie współpracujące z konkretną rodziną płytek z JEST-opona...C505 Siemensa Systemowe oprogramowanie przepis - ... moduły: Moduł 0 (23CM61) – główny moduł ... sprzęt komputerowy I oprogramowanie fundusze... Metoda kontynuacji – systemowe analiza metod i... w postaci różnorodnych moduły. W rezultacie... postępuj zgodnie z zaleceniami ISO/IEC 17799:2002 ... programowo-sprzęt komputerowyśrodki mające na celu zapewnienie ochrony informacji podczas działania systemu operacyjnego; rozwój ... Standard ISO/IEC 12207 (ISO- Międzynarodowe... przetwarzanie, rozwój Struktury oprogramowanie produkt (architektura oprogramowanie moduły), ...przeprowadzka do innego pokój sprzętowy (oprogramowanie) platforma,... Wyznaczanie wartości cyklu systemowe opony: 8. Ustalanie znaczenia... Opona JEST(I przemysłowy S tandart A rhitecture) jest de facto standardową magistralą dla komputerów osobistych, takich jak IBM PC/AT i kompatybilnych. Opona EISA, za pomocą którego wiele firm produkowało komputery osobiste, ustąpiło miejsca magistrali PCI i jest obecnie rzadko używane. Główne różnice pomiędzy magistralą ISA komputera osobistego IBM PC/AT a jej poprzedniczką, magistralą IBM PC/XT, są następujące: Magistrala AT komputerów umożliwia wykorzystanie zarówno 16-bitowych urządzeń I/O, jak i 16-bitowej pamięci na kartach zewnętrznych; 16-bitowy cykl dostępu do pamięci na płycie zewnętrznej można wykonać bez wstawiania zegarów oczekiwania; ilość bezpośrednio adresowalnej pamięci na płytach zewnętrznych może osiągnąć 16 MB; płyta zewnętrzna może stać się masterem (masterem) na magistrali i niezależnie uzyskiwać dostęp do wszystkich zasobów zarówno na magistrali, jak i na płycie głównej. Opisując magistralę, zaleca się wyobrażenie sobie komputera jako składającego się z płyty głównej i płytek zewnętrznych, które współdziałają ze sobą oraz z zasobami płyty głównej za pośrednictwem magistrali. Wszystkie urządzenia pasywne (które nie mogą stać się zadaniami) na magistrali można podzielić na dwie grupy – pamięć oraz urządzenia wejścia/wyjścia (porty). Cykle dostępu dla każdej grupy różnią się między sobą zarówno czasem, jak i sygnałami generowanymi na magistrali. Czysto warunkowo, dla wygody zrozumienia funkcjonowania autobusu JEST, założymy, że na płycie głównej komputera znajdują się następujące urządzenia, które mogą być właścicielami (masterami) magistrali: jednostka centralna (CPU), kontroler bezpośredniego dostępu do pamięci (DMA), kontroler regeneracji pamięci (MRC). Dodatkowo płytka zewnętrzna może być także masterem na magistrali. Podczas wykonywania cyklu dostępu na magistrali tylko jedno z urządzeń może być urządzeniem nadrzędnym. Przyjrzyjmy się bliżej funkcjom tych urządzeń w autobusie. JEST. Centralna jednostka przetwarzania (CPU)- jest głównym mistrzem w autobusie. Domyślnie procesor będzie uważany za master na magistrali. Kontroler DMA, a także kontroler regeneracji pamięci, uniemożliwiają działanie procesora podczas ich pracy. Kontroler DMA- to urządzenie jest powiązane z sygnałami żądania trybu DMA i sygnałami potwierdzenia trybu DMA. Aktywny sygnał żądania DMA umożliwi późniejsze przejęcie magistrali przez kontroler DMA w celu przesłania danych z pamięci do portów wyjściowych lub z portów wejściowych do pamięci. Kontroler regeneracji pamięci- staje się właścicielem magistrali i generuje sygnały odczytu adresów i pamięci w celu regeneracji informacji w układach pamięci dynamicznej zarówno w pamięci głównej, jak i na kartach zewnętrznych. Tablica zewnętrzna- współpracuje z innymi urządzeniami poprzez złącze na magistrali ISA. Może stać się głównym magistralą dostępu do pamięci lub urządzeń we/wy. Ponadto na płycie głównej komputera znajduje się wiele urządzeń, które nie mogą być urządzeniami głównymi na magistrali, ale mimo to wchodzą z nią w interakcję. Są to następujące urządzenia: Zegar czasu rzeczywistego (licznik czasu)- To urządzenie składa się z zegara czasu rzeczywistego obsługującego datę i godzinę oraz timera, zwykle opartego na chipie Intel 8254A. Jeden z liczników czasu tego chipa generuje impulsy o okresie 15 mikrosekund, aby uruchomić regenerację kontrolera regeneracji pamięci. Krzyż płyty głównej- część płyty głównej łącząca złącza magistrali JEST do łączenia płyt zewnętrznych z innymi zasobami na płycie głównej. Pamięć na płycie głównej- Niektóre lub wszystkie układy pamięci o dostępie bezpośrednim (RAM) używane do przechowywania informacji o procesorze. Dodatkowe kości pamięci można także umieścić na płytach zewnętrznych. Kontroler przerwań- to urządzenie jest podłączone do linii żądania przerwania na magistrali. Przerwania wymagają dalszej konserwacji procesora. Urządzenia wejścia/wyjścia- Niektóre lub wszystkie urządzenia we/wy (takie jak porty równoległe lub szeregowe) mogą być umieszczone na płycie głównej lub na płytach zewnętrznych. Zmieniacz bajtów danych- To urządzenie umożliwia wymianę danych pomiędzy urządzeniami 16-bitowymi i 8-bitowymi. Architekturę komputera osobistego IBM PC/AT z punktu widzenia wykorzystania magistrali ISA przedstawiono na rysunku. Karty zewnętrzne instalowane w złączach magistrali mogą być 8- i/lub 16-bitowe. Karta 8-bitowa ma tylko jedno złącze interfejsu i może obsługiwać tylko dane 8-bitowe. Gniazdo 8-bitowe również nie może być masterem magistrali. Płyta 16-bitowa musi mieć dwa złącza interfejsu - jedno główne, takie samo jak na płytach 8-bitowych, i jedno dodatkowe. Taka płytka może pracować zarówno z danymi 8-, jak i 16-bitowymi, a dodatkowo może pełnić funkcję mastera na magistrali. Całkowita liczba płytek zainstalowanych w złączach magistrali jest ograniczona zarówno nośnością magistrali, jak i konstrukcją płyty głównej. Zazwyczaj na magistralę można zainstalować nie więcej niż 8 (pięć 16-bitowych i trzy 8-bitowe) kart zewnętrznych. To ograniczenie jest również spowodowane stosunkowo małą liczbą wolnych linii żądań DMA i żądań przerwań dostępnych na magistrali. Domyślnie procesor centralny jest głównym właścicielem magistrali; kontroler DMA i kontroler regeneracji pamięci mogą stać się masterami na magistrali tylko po uprzednim wyłączeniu procesora. Proces blokowania działania procesora polega na wygenerowaniu sygnału żądania dla DMA i otrzymaniu sygnału potwierdzenia dla DMA. Procesor centralny może być źródłem zarówno operacji 16-bitowych, jak i 32-bitowych. Gdy procesor jest zasobem 16-bitowym, może wykonywać operacje na zasobach 16- i 8-bitowych na magistrali. Kiedy procesor wykonuje polecenie działające na danych 16-bitowych, jeśli zasób dostępu jest 8-bitowy, wówczas specjalny sprzęt na płycie głównej wykonuje dwa cykle dostępu. Jeśli procesor jest 32-bitowy, to w sprzęcie na płycie głównej komputera jeden 32-bitowy cykl działania procesora z zasobem zewnętrznym musi zostać przekonwertowany na dwa indywidualne 16-bitowe cykle dostępu. Funkcje dla płyt zewnętrznych. Jeśli procesor jest masterem na magistrali, karty zewnętrzne mogą działać tylko w trybie pamięci lub we/wy. Sygnały obsługujące DMA dostarczane są ze złącza bezpośrednio do kontrolera DMA, który zwykle jest wykonany na chipie Intel 8237A. Gdy dowolne urządzenie żąda trybu DMA (przynajmniej jeden z sygnałów DRQ staje się aktywny), kontroler DMA przejmuje magistralę od procesora. Następnie wyprowadzenie odpowiedniego sygnału -DACK oznacza, że kontroler DMA rozpoczął transmisję danych. Cykle DMA nie będą wykonywane na magistrali, jeśli sygnał -GOSPODARZ będzie dozwolone z jakiejś zewnętrznej karty. Jeśli urządzenie we/wy wymaga żądania DMA, należy pamiętać, że kanały DMA 0...3 obsługują przesyłanie tylko danych 8-bitowych; wszystkie dane muszą być przesyłane wyłącznie liniami SD<7...0>
. Zamiana bajtów w tym przypadku odbywa się sprzętowo na płycie głównej zgodnie z sygnałami SA0 i -SBHE. Taka zamiana może być wymagana na przykład podczas przesyłania danych z starszego bajtu 16-bitowej pamięci do portu 8-bitowego. Kanały DMA 5...7 obsługują transmisję wyłącznie danych 16-bitowych; wszystkie dane muszą być przesyłane jako linie 16-bitowe SD<15...0>
. Pamięć używana do pracy w trybie DMA na tych kanałach może być tylko 16-bitowa. Zmieniacz bajtów na płycie głównej nie koryguje niezgodności rozmiaru danych. UWAGA: pamięć 8-bitowa może przesyłać dane wyłącznie w trybie DMA do 8-bitowych urządzeń we/wy; 8-bitowej pamięci nie można używać z 16-bitowymi urządzeniami we/wy. UWAGA! Kontroler regeneracji pamięci nie może przejąć magistrali, dopóki jest ona własnością kontrolera DMA. Oznacza to, że żaden cykl DMA nie powinien przekraczać 15 µs. W przeciwnym razie może nastąpić utrata informacji w układach pamięci dynamicznej. FUNKCJE PŁYT ZEWNĘTRZNYCH Sygnały żądania i potwierdzania trybu DMA są podłączone do wszystkich kart zewnętrznych i sygnały te są generowane przez konwencjonalne wyjścia TTL, więc wszystkie karty zewnętrzne muszą wykorzystywać i analizować różne kanały DMA. W przeciwnym razie może wystąpić konflikt między gniazdami zewnętrznymi lub urządzeniami na płycie głównej. Zewnętrzne gniazda mogą być pamięcią o dostępie bezpośrednim lub urządzeniami we/wy, gdy łączą się z kontrolerem DMA. Karty zewnętrzne mogą pracować w 5 różnych trybach: magistrala główna, urządzenia wejścia/wyjścia pamięci i bezpośredniego dostępu, urządzenia pamięci i wejścia/wyjścia, regeneracja pamięci lub reset. Płyty mogą obsługiwać dowolną kombinację pierwszych czterech trybów; Wszystkie karty muszą jednocześnie zastosować się do sygnału resetu. Mogą nimi zostać tylko karty 16-bitowe z dwoma złączami interfejsu mistrzowie w autobusie. Aby przechwycić magistralę, karta zewnętrzna musi włączyć sygnał -DRQ i po otrzymaniu sygnału -DACK z kontrolera DDP, włącz sygnał -GOSPODARZ. Na tym kończy się procedura pobierania opon. Płyta zewnętrzna po przechwyceniu magistrali może wykonywać dowolne cykle dostępu, podobnie jak procesor centralny. Jedynym ograniczeniem jest brak możliwości realizacji cykli DMA, gdyż wszystkie sygnały interfejsu sterujące pracą kontrolera DMA są podłączone do płyty głównej i nie mogą być wykorzystywane przez kontroler DMA znajdujący się na płycie zewnętrznej. Gdy karta zewnętrzna jest masterem na magistrali, kontroler DMA wstrzymuje sygnał AEN co umożliwia urządzeniom we/wy normalne odszyfrowanie adresu i udostępnienie go karcie zewnętrznej. Gdy sygnał AEN jest zabroniony, cykle transmisji DMA są niemożliwe (więcej szczegółów w rozdziale opis sygnału). AEN, w rozdz. 3). Dodatkowo cykle DMA nie mogą być realizowane na magistrali również dlatego, że kanał kontrolera DMA, przez który przechwycono magistralę, jest zajęty, a inne kanały kontrolera DMA nie mogą być wykorzystane do czasu zwolnienia zajętego wcześniej, tj. do czasu zwolnienia autobusu przez zewnętrzną tablicę, która go przechwyciła. UWAGA: Oprogramowanie obsługujące kartę zewnętrzną jako master magistrali musi zapewniać możliwość wykorzystania kanałów DMA wyłącznie w trybie kaskadowym. W przeciwnym razie karta zewnętrzna nie będzie mogła przechwycić magistrali. UWAGA: Karta zewnętrzna rozpoczyna każdy cykl dostępu jako 16-bitowy, jednak w przypadku sygnału -PAMIĘĆ CS16 Lub -we/wy CS16 nie zostanie włączony, pętla zakończy się jako 8-bitowa. W takim przypadku moduł wymiany bajtów na płycie głównej określi, które linie danych ( SD<15...8>
Lub SD<8...0>
) bajt informacji jest przesyłany na podstawie analizy sygnału -SBHE I SA0. UWAGA! Karta zewnętrzna, która przechwyciła magistralę, musi generować sygnał nie rzadziej niż co 15 μs -ODŚWIEŻAĆ aby zażądać od sterownika regeneracji regeneracji pamięci. Podczas wykonywania cyklu regeneracji pamięci sterownik regeneracji generuje sygnały adresowe i rozkazowe oraz analizuje je KANAŁ WE/WY RDY, ale płyta zewnętrzna, która wygenerowała sygnał -ODŚWIEŻAĆ, po zakończeniu cyklu regeneracji usuwa ten sygnał i nadal pozostaje urządzeniem nadrzędnym w magistrali. W razie potrzeby wykonaj sygnał kilku cykli regeneracji -ODŚWIEŻAĆ może być utrzymywany przez zewnętrzną tablicę przez cały czas wymaganej liczby cykli regeneracji. Kontroler regeneracji pamięci nie może przejąć samej magistrali, dopóki kontroler DMA (a mianowicie za jego pośrednictwem płytka zewnętrzna stanie się masterem na magistrali) nie zwolni jej sygnałem na czas regeneracji -ODŚWIEŻAĆ. Karta zewnętrzna może pracować w trybie DMA tylko wtedy, gdy kontroler DMA jest masterem na magistrali. W trybie DMA dane są zawsze przesyłane pomiędzy urządzeniem wejścia/wyjścia a pamięcią na karcie zewnętrznej. W trybie bezpośredniego wejścia/wyjścia dane są przesyłane pomiędzy pamięcią a urządzeniem wejścia/wyjścia na płycie zewnętrznej. Karta zewnętrzna, która odpowiada na magistrali jako urządzenie 8- lub 16-bitowe, musi wykorzystywać odpowiednio 8- lub 16-bitowe kanały kontrolera DMA. W tabeli Rysunek 2.2 przedstawia stan sygnałów na magistrali dla trybu DMA. UWAGA! Istnieje kilka specjalnych kwestii, na które należy zwrócić uwagę podczas wykonywania cykli przesyłania danych pomiędzy 8-bitowymi urządzeniami we/wy a 16-bitową pamięcią na płycie zewnętrznej. Najpierw płyta zewnętrzna musi przeanalizować sygnały -SBHE I SA0 do prawidłowej identyfikacji przesyłanych danych. Po drugie, podczas zapisywania do airwave z pamięci na płycie zewnętrznej, moduł wymiany bajtów na płycie głównej określi, która połowa magistrali danych ( SD<15...8>
Lub SD<7...0>
) bajt powinien zostać wysłany; Po przeanalizowaniu -SBHE i SA0, karta zewnętrzna musi określić, do której połowy szyny danych wysłać bajt danych. Po trzecie, podczas odczytywania fali radiowej do pamięci na płycie zewnętrznej, moduł wymiany bajtów wysyła również bajt danych do pamięci albo przez wyższą połowę magistrali danych SD<15...8>
lub przez młodszą połowę SD<7...0>
. Zewnętrzna tablica sygnalizacyjna -SBHE I SA0 musi określić, kiedy przenieść swoje wyjścia do trzeciego stanu w dolnej połowie szyny danych SD<7...0>
aby uniknąć kolizji z oponą. Płyta zewnętrzna może wymieniać 16-bitową pamięć w trybie DMA zarówno z 8-bitowymi urządzeniami I/O, jak i 16-bitowymi. Jeśli jednak karta zewnętrzna jest pamięcią 8-bitową, wówczas w trybie DMA może komunikować się tylko z 8-bitowymi urządzeniami we/wy. Inna funkcja ma zastosowanie, gdy kontroler DMA zapisuje dane do 8-bitowego urządzenia wyjściowego na płycie zewnętrznej z 16-bitowej pamięci. Jeżeli taka karta zewnętrzna jest zainstalowana w slocie 16-bitowym i może pracować w trybie 16-bitowym, to w tym przypadku musi obsługiwać górną połowę magistrali danych SD<15...8>
w trzecim stanie, aby uniknąć kolizji sygnałów w autobusie. UWAGA! Gdy kontroler DMA jest masterem na magistrali, ignoruje sygnał -0WS, zatem jeśli jako pamięć 16-bitowa używana jest płytka zewnętrzna i komunikacja z nią odbywa się poprzez kontroler DMA, zastosowanie w takim tablica nie ma sensu. Normalny dostęp do karty zewnętrznej jako pamięci lub urządzenia we/wy. Karta zewnętrzna staje się normalną pamięcią lub zasobem we/wy, jeśli głównym modułem magistrali jest procesor lub inna płyta zewnętrzna. UWAGA! Istnieją cechy takiego wykorzystania karty zewnętrznej, jeśli jest ona zainstalowana w gnieździe i uczestniczy w wymianie danych jako pamięć 8-bitowa lub fala powietrzna podczas całego cyklu dostępu. Podczas odczytywania danych na taką zewnętrzną kartę, tasator bajtów będzie tasował dane pomiędzy magistralami SD<15...8>
Lub SD<7...0>
do prawidłowego odbioru danych przez płytkę zewnętrzną. Karta zewnętrzna musi obsługiwać swoje wyjścia SD<15...8>
w trzecim stanie, gdyż w przeciwnym razie kolizja sygnałów na magistrali danych jest nieunikniona. UWAGA! Kiedy niektóre karty zewnętrzne staną się urządzeniami nadrzędnymi magistrali, mogą zignorować sygnał KANAŁ WE/WY RDY Lub -0WS i wykonaj cykl dostępu jako cykl dostępu do pamięci 8- lub 16-bitowej. Jednak wszelkie karty zewnętrzne muszą wrócić do urządzenia głównego na magistrali JEST Sygnały te są opcjonalne, ponieważ jeśli procesor jest jednostką nadrzędną na magistrali, wykorzystuje te sygnały do określenia czasu trwania cyklu dostępu. Wszystkie karty zewnętrzne znajdują się w trybie resetowania, gdy sygnał jest włączony ZRESETUJ NAPĘD; w przeciwnym razie ten tryb nie będzie możliwy. Wszystkie wyjścia trójstanowe na karcie muszą znajdować się w stanie trzecim, a wszystkie wyjścia z otwartym kolektorem muszą znajdować się w stanie logicznego jedynki przez co najmniej 500 ns po włączeniu sygnału. ZRESETUJ NAPĘD. Wszystkie karty zewnętrzne muszą zakończyć inicjalizację w ciągu 1 ms od włączenia sygnału ZRESETUJ NAPĘD i być przygotowanym na wykonanie cykli dostępu do magistrali. Wszelkie operacje na magistrali możliwe są dopiero po wyłączeniu sygnału ZRESETUJ NAPĘD. Kontroler regeneracji pamięci wykonuje cykle odczytu pamięci pod specjalnymi adresami na płycie głównej i płytach zewnętrznych, aby zregenerować informacje w dynamicznych układach pamięci. Co 15 µs sterownik próbuje uzyskać dostęp do magistrali w celu rozpoczęcia cyklu regeneracji. Jeżeli w tym momencie masterem na magistrali jest procesor centralny, wówczas zwalnia ona magistralę dla sterownika regeneracji. Jeżeli w tym momencie magistrala zostanie przechwycona przez kartę zewnętrzną, sterownik regeneracji wykona cykl regeneracji tylko wtedy, gdy płyta zewnętrzna wygeneruje sygnał -ODŚWIEŻAĆ. Jeśli w tym momencie masterem na magistrali był kontroler DMA, wówczas cykl regeneracji nie może zostać zakończony, dopóki magistrala nie zostanie zwolniona. Kiedy wykonywany jest cykl regeneracji, sterownik regeneracji generuje sygnały adresu SA<7...0>z jednym z 256 możliwych adresów regeneracji. Pozostałe linie adresowe są niezdefiniowane i mogą znajdować się w trzecim stanie. Cykl ten może zostać opóźniony przez sygnał I/O CH RDY przy włączonych sygnałach -SMEMR I -PAMIĘĆ. UWAGA! Cykle regeneracji muszą być wykonywane co 15 µs, aby wyliczyć wszystkie 256 adresów w ciągu 4 ms. Jeżeli ten warunek nie zostanie spełniony, dane zapisane na stercie mogą zostać utracone. W tym rozdziale omówiono charakterystyki magistrali niezależne od typu urządzenia zajmującego magistralę. Maksymalna przestrzeń adresowa pamięci obsługiwana przez magistralę JEST, 16 MB (24 linie adresowe), ale nie wszystkie gniazda w pełni obsługują tę przestrzeń adresową. Kiedy master magistrali uzyskuje dostęp do pamięci na płycie głównej lub pamięci zainstalowanej w gnieździe, musi włączyć sygnały -PAMIĘĆ Lub -MEMW; sprzęt na płycie głównej dodatkowo umożliwia przesyłanie sygnałów -SMEMR I -SMEMW, jeśli wymagany adres mieści się w pierwszym megabajcie przestrzeni adresowej. Tylko linie są podłączone do 8-bitowych gniazd -SMEMR I -SMEMR, SD<7...0>
I SA<19...0>
; dlatego karty zewnętrzne zainstalowane w 8-bitowych gniazdach mogą być albo tylko 8-bitowymi urządzeniami we/wy, albo 8-bitową pamięcią w pierwszym megabajcie przestrzeni adresowej. Karty zewnętrzne instalowane w slotach 8/16-bitowych akceptują wszystkie sygnały poleceń, adresy i dane; mogą być 8- lub 16-bitowe, a ich przestrzeń adresowa może mieć dowolną wielkość w granicach 16 MB. Cykl dostępu do takich kart zewnętrznych kończy się na 16-bitowym, jeśli karta umożliwia sygnał -we/wy CS16 Lub -PAMIĘĆ CS16. UWAGA: Pamięć na płycie głównej lub karcie zewnętrznej jest uznawana za zasób 16-bitowy tylko wtedy, gdy sygnał jest włączony -PAMIĘĆ CS16. Sygnał ten jest generowany z sygnałów adresowych LA.<23...17>
; dlatego dostęp do pamięci 16-bitowej można uzyskać tylko w blokach 128 KB; wewnątrz takiego bloku pamięć nie może być częściowo 8-bitowa, a częściowo 16-bitowa, ponieważ niemożliwe jest jednoznaczne wygenerowanie sygnału poprzez dostęp do mniejszego bloku -PAMIĘĆ CS16. Głębia bitowa wewnątrz takiego bloku musi być taka sama podczas dostępu do dowolnego adresu w promieniu 128 KB. UWAGA! Dynamiczne układy pamięci wymagają cykli odświeżania co 15 µs. Jeśli cykle odświeżania są wykonywane rzadziej niż 15 µs, dane w pamięci mogą zostać utracone. FUNKCJE PŁYT ZEWNĘTRZNYCH Pamięć dynamiczna na płycie głównej może mieć dwa typy organizacji - 16-bitową lub 32-bitową. Ale pojemność pamięci na płycie głównej jest brana pod uwagę tylko przez centralny procesor; w przypadku płyt zewnętrznych pamięć dynamiczna na płycie głównej jest zawsze tylko 16-bitowa. Pamięć ROM na płycie głównej zawierająca BIOS (bazowy system wejścia/wyjścia) również jest zawsze 16-bitowa. Maksymalna przestrzeń adresowa dla urządzeń we/wy obsługiwana przez magistralę ISA wynosi 64 KB (16 linii adresowych). Wszystkie gniazda obsługują 16 linii adresowych. Pierwsze 256 adresów jest zarezerwowanych dla urządzeń znajdujących się z reguły na płycie głównej - rejestrów kontrolera DMA, kontrolera przerwań, zegara czasu rzeczywistego, licznika czasu i innych urządzeń niezbędnych do kompatybilności AT różnych komputerów. FUNKCJE PŁYT ZEWNĘTRZNYCH Pomimo faktu, że do wyboru adresu w powietrzu dostępnych jest wszystkie 16 sygnałów adresowych, tradycyjnie w komputerach serii IBM PC/XT/AT do adresów w powietrzu używano tylko pierwszych 10 bitów adresu. Oznacza to, że adresy z kolejnych bloków kilobajtowych będą dekodowane w taki sam sposób, jak adresy w pierwszym kilobajcie adresów fal radiowych. Dlatego w przypadku nowo opracowanych kart zewnętrznych należy zastosować „okna” w bieżącym rozkładzie adresów standardowych fal radiowych dla komputerów IBM PC/AT. Aby zwiększyć ilość wykorzystywanych adresów airwave (jeśli zajdzie taka potrzeba), można wykorzystać przestrzeń adresową wybranego okna z przesunięciem o 1 KB lub jego wielokrotność. Oczywiście karta zewnętrzna w tym przypadku musi zdekodować więcej niż 10 linii adresowych. Linie żądań przerwań są bezpośrednio podłączone do kontrolerów przerwań typu Intel 8259A. Kontroler przerwań odpowie na żądanie na takiej linii, jeśli sygnał na nim zmieni się z niskiego na wysoki. Opona JEST nie ma linii potwierdzających otrzymanie żądania przerwania, więc urządzenie żądające przerwania musi samo ustalić na podstawie reakcji procesora, czy jego żądanie zostało odebrane. FUNKCJE PŁYT ZEWNĘTRZNYCH Linie żądań przerwań są podłączone do wszystkich szczelin i są przetwarzane przez kontroler przerwań na narastającym zboczu sygnału. Przed instalacją nowej karty zewnętrznej, jeśli wykorzystuje ona w swoim działaniu kontroler przerwań, należy sprawdzić, czy istnieje wolna linia żądania przerwania i zastosować ją w przypadku nowej karty zewnętrznej. Jeżeli ten warunek nie zostanie spełniony, w autobusie mogą wystąpić sytuacje konfliktowe. Procesor lub karta zewnętrzna może wykonywać 8- lub 16-bitowe cykle dostępu, przy czym wszystkie cykle zawsze zaczynają się od 16-bitów, a kończą jako 8- lub 16-bitowe. Cykl dostępu zostanie zakończony jako 8-bitowy, jeśli urządzenie, do którego uzyskuje się dostęp, blokuje sygnał -we/wy CS16 Lub -PAMIĘĆ CS16. Zmieniacz bajtów zawsze znajduje się na płycie głównej. Jego zadaniem jest precyzyjne dopasowywanie rozmiaru danych wymienianych pomiędzy urządzeniami. Na ryc. Rysunek 3.1 pokazuje miejsce swapera bajtów podczas przesyłania danych między urządzeniem głównym a zasobem, do którego uzyskuje się dostęp. W tabeli 3.1 podsumowuje wszystkie informacje dotyczące zamiany bajtów podczas cykli dostępu. Bajty są zamieniane z magistrali SD<15...0>
(WYSOKI BYTE - starszy bajt) wł SD<7...0>
(LOW BYTE - młodszy bajt) lub odwrotnie. W tabeli transfer bajtów z magistrali SD<15...0>do SD<7...0>oznaczone jako H > L, odwrotnie - L< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются. Tabela 3.1. Mistrz autobusu Dostęp do zasobu Zakończenie cyklu Rozmiar danych Rozmiar danych Rozmiar danych Trasa czytaj, pisz Na ryc. Rysunek 3.2 pokazuje lokalizację modułu wymiany bajtów dla cykli przesyłania danych w trybie DMA. W tabeli 3.2 podsumowuje wszystkie informacje dotyczące zamiany bajtów podczas cykli DMA. Bajty są zamieniane z magistrali SD<15...0>
(WYSOKI BAJT) włączony SD<7...0>
(NISKI BYTE) lub odwrotnie. W tabeli prześlij bajt z magistrali SD<15...0>
NA SD<7...0>
oznaczone jako H > L, odwrotnie - L< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются. Tabela 3.2. Urządzenie we/wy Kontroler DMA Zakończenie cyklu Rozmiar danych Rozmiar danych -PAMIĘĆ CS16 Rozmiar danych czytaj pisz Zabroniony W tym rozdziale opisano wszystkie sygnały na magistrali ISA. Dla lepszego zrozumienia działania magistrali wskazane jest podzielenie wszystkich sygnałów na 7 grup: ADRESY, DANE, SYGNAŁY ZEGARA, SYGNAŁY ROZKAZÓW, SYGNAŁY TRYBU DMA, SYGNAŁY STEROWANIA CENTRALNEGO, SYGNAŁY PRZERWA, ZASILANIE. Informacja o kierunku sygnałów (wejście, wyjście lub dwukierunkowość) podawana jest względem mastera na magistrali. Grupa sygnałów adresowych obejmuje adresy generowane przez aktualnego mastera na magistrali. Na magistrali ISA występują dwa rodzaje sygnałów adresowych: SA<19...0>
I LA.<23...17>
. SA<19...0>
Sygnały adresowe tego typu dostarczane są do magistrali z rejestrów adresowych, w których adres jest zatrzaskiwany. Sygnały SA<19...0>
zezwalaj na dostęp do pamięci tylko w najniższym megabajcie przestrzeni adresowej. Podczas uzyskiwania dostępu do urządzenia we/wy dostępne są tylko sygnały SA<15...0>
SA<19...16>
nieokreślony. Podczas cykli regeneracji adresów tylko sygnały SA<7...0>
mają realne znaczenie i stan sygnałów SA<19...8>
niezdefiniowany i te piny muszą być w trzecim stanie dla wszystkich urządzeń na magistrali. FUNKCJE PŁYT ZEWNĘTRZNYCH Karta zewnętrzna, która stała się masterem na magistrali, musi przepuszczać sygnał -ODŚWIEŻAĆ aby zregenerować pamięć, w tym przypadku płyta zewnętrzna musi przenieść swoje sterowniki sygnału adresu wyjściowego do trzeciego stanu. LA.<23...17>
Sygnały tego typu wchodzą na magistralę bez zatrzaskiwania się w rejestrach. Gdy centralny procesor jest masterem na magistrali, wówczas wartości sygnałów są na liniach LA.<23...17>
prawdziwe podczas generowania sygnału BELA i mogą mieć dowolną wartość na końcu cyklu dostępu. Jeżeli masterem na magistrali jest kontroler DMA, sygnały LA.<23...17>
true przed rozpoczęciem sygnału -PAMIĘĆ Lub -MEMW i są przechowywane do końca cyklu. Podczas wykonywania cykli dostępu do pamięci sygnały LA.<23...17>
są zawsze prawdziwe, a podczas uzyskiwania dostępu do urządzeń we/wy sygnały te są na poziomie logicznym „0”. Podczas wykonywania cykli regeneracji stan linii LA.<23...17>
jest niezdefiniowana i wszystkie zasoby na magistrali muszą utrzymywać swoje wyjścia na tych liniach w trzecim stanie. ZALECENIA: Do sygnałów „zatrzaskowych”. LA. Należy stosować wyłącznie rejestry z potencjałem wejściowym. Dzieje się tak dlatego, że w tym przypadku nowy prawdziwy adres pojawi się na wyjściu rejestru na początku sygnału BELA(a nie na jego opadającym zboczu) i dodatkowo podczas cykli dostępu do pamięci przez innego mastera, a nie CPU, sygnał BELA utrzymywany jest w stanie logicznym „1”, a rejestr z wejściem potencjałowym stanie się po prostu wzmacniaczem sygnału LA.(co jest wymagane w tym przypadku). FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna jest masterem na magistrali, to sygnały LA.<23...17>
musi być prawdą przed rozpoczęciem sygnału -PAMIĘĆ Lub -MEMW i tak pozostanie do końca cyklu. -ODŚWIEŻAĆ(należy pamiętać, że płyta zewnętrzna może to zrobić tylko będąc masterem na magistrali), wówczas sterownik regeneracji wygeneruje sygnały adresowe, więc płyta zewnętrzna powinna przenieść swoje wyjścia adresowe do stanu trzeciego. Sygnał -SBHE(System Bus High Enable - Włącz starszy bajt na magistrali systemowej) jest włączany przez centralny procesor w celu wskazania wszystkim zasobom magistrali, że linie SD<15...8>
wysyłany jest bajt danych. Sygnały -SBHE I SA0 służą do określenia, który bajt jest przesyłany na której połowie magistrali danych (zgodnie z tabelą 3.1). Sygnał -SBHE nie jest generowany przez sterownik regeneracji, gdy przejmuje magistralę, ponieważ nie ma przegrupowania bajtów i nie ma rzeczywistego odczytu danych. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna stanie się kartą nadrzędną na magistrali, wówczas musi generować sygnał -SBHE podobnie jak centralny procesor. Jeśli karta zewnętrzna będąca masterem na magistrali generuje sygnał -ODŚWIEŻAĆ, a następnie jego sygnał wyjściowy -SBHE należy przenieść do państwa trzeciego. BELA Sygnał BELA(Bus Address Latch Enable - Zezwolenie na „zatrzaśnięcie” adresu na magistrali) to stroboskop do zapisywania adresów wzdłuż linii LA.<23...17>
i informuje zasoby w magistrali, że adres jest prawdziwy i można go zatrzasnąć w rejestrze. Sygnał ten informuje również zasoby na magistrali o tym, że sygnały SA<19...0>
I -SBHE są prawdziwe. Gdy magistrala zostanie przechwycona przez kontroler DMA, sygnał BELA jest zawsze równa logicznej „1” (wytworzonej na płycie głównej), ponieważ sygnały LA.<23...17>
I SA<19...0>
true przed wygenerowaniem sygnałów poleceń. Jeśli sterownik regeneracji stanie się masterem na magistrali, to na linii BELA logiczny jeden poziom jest również obsługiwany, ponieważ sygnały adresowe SA<19...0>
true przed rozpoczęciem sygnałów poleceń. FUNKCJE PŁYT ZEWNĘTRZNYCH Gdy magistrala jest przechwytywana przez kartę zewnętrzną, sygnał BELA jest utrzymywany przez płytę główną w logicznym stanie „1” przez cały czas przechwytywania magistrali. Sygnały adresowe LA.<23...17>
I SA<19...0>
musi być prawdą w czasie, gdy karta umożliwia wysyłanie sygnałów poleceń. Jeśli procesor centralny jest procesorem głównym na magistrali i wykonuje cykl dostępu do zasobów na płycie zewnętrznej, wówczas sygnały LA.<23...17>
są prawdziwe tylko przez krótki czas, więc sygnał BALE musi zostać użyty do „zatrzaśnięcia” adresu w rejestrze. Kiedy magistrala jest przechwytywana przez jakiekolwiek urządzenie inne niż CPU, linia BALE jest utrzymywana na poziomie logicznym „1”. AEN Sygnał AEN Opcja Address Enable jest włączona, gdy kontroler DMA staje się masterem na magistrali i informuje wszystkie zasoby na magistrali, że na magistrali odbywają się cykle DMA. Dozwolony sygnał AEN informuje również wszystkie urządzenia I/O, że kontroler DMA ustawił adres pamięci i urządzenie I/O powinno być wyłączone na czas trwania sygnału AEN dekodowanie adresu. Sygnał ten jest wyłączony, jeżeli masterem na magistrali jest procesor centralny lub sterownik regeneracji. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna generuje sygnał -MASTER podczas wykonywania procedury nabycia magistrali, sygnał AEN jest wyłączany przez kontroler DMA, aby umożliwić karcie zewnętrznej dostęp do urządzeń we/wy. SD<7...0>
I SD<15...8>
Linie SD<7...0>
I SD<15...8>
z reguły nazywany jest także magistralą danych i wzdłuż linii SD15 przesyłany jest najbardziej znaczący bit i wzdłuż linii SD0- najmniej znaczący bit. Linie SD<7...0>- dolna połowa szyny danych, SD<15...0>
- górna połowa magistrali danych. Wszystkie zasoby 8-bitowe mogą komunikować się tylko w dolnej połowie magistrali danych. Wymianę danych pomiędzy 16-bitowym masterem na magistrali a 8-bitowym zasobem obsługuje moduł wymiany bajtów na płycie głównej (jego działanie ilustrują tabele 3.1 i rys. 3.1). FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli sygnał - ODŚWIEŻ włączone, wówczas karty zewnętrzne muszą przenieść swoje wyjścia na magistralę danych do trzeciego stanu, ponieważ podczas cykli regeneracji pamięci nie ma transferu danych. Sygnały z tej grupy sterują zarówno czasem trwania, jak i rodzajem cykli dostępu realizowanych na magistrali. W skład grupy wchodzi sześć sygnałów poleceń, dwa sygnały gotowości i trzy sygnały określające wielkość i rodzaj cyklu. Sygnały poleceń określają rodzaj urządzenia (pamięć lub fala powietrzna) i kierunek przesyłania (zapis lub odczyt). Gotowe sygnały kontrolują czas trwania cyklu dostępu, skracając go lub odwrotnie, wydłużając. -PAMIĘĆ I -SMEMR Sygnał -PAMIĘĆ(Memory Read) jest włączany przez urządzenie master na magistrali w celu odczytania danych z pamięci pod adresem określonym przez sygnały wzdłuż linii LA.<23...17>
I SA<19...0>
. Sygnał -SMEMR(Odczyt pamięci systemowej) jest funkcjonalnie identyczny z -MEMR, z tą różnicą, że sygnał -SMEMR włączone podczas odczytu pamięci w obrębie pierwszego megabajta przestrzeni adresowej. Sygnał -SMEMR -PAMIĘĆ -PAMIĘĆ o 10 nanosekund lub mniej. FUNKCJE PŁYT ZEWNĘTRZNYCH -PAMIĘĆ, od sygnału -SMEMR może zostać rozwiązany przez płytę główną tylko podczas odczytu z pamięci w pierwszym megabajcie przestrzeni adresowej. Jeśli karta zewnętrzna pozwala na sygnał -ODŚWIEŻAĆ -PAMIĘĆ do trzeciego stanu, a więc po rozwiązaniu sygnału -ODŚWIEŻAĆ sterownik regeneracji włączy ten sygnał. -MEMW I -SMEMW Sygnał -MEMW(Memory Write) jest włączany przez urządzenie master na magistrali w celu zapisu danych do pamięci pod adresem określonym przez sygnały wzdłuż linii LA.<23...17>
I SA<19...0>
. Sygnał -SMEMW(Zapis pamięci systemowej) jest funkcjonalnie identyczny z -MEMW, z tą różnicą, że sygnał -SMEMW włączone podczas zapisu do pamięci w obrębie pierwszego megabajta przestrzeni adresowej. Sygnał -SMEMW generowane na płycie głównej z sygnału -MEMW i dlatego jest opóźniony w stosunku do sygnału -PAMIĘĆ o 10 ns lub mniej. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna stanie się masterem na magistrali, może jedynie włączyć sygnał -MEMW, od sygnału -SMEMW może zostać rozwiązany przez płytę główną tylko podczas zapisu do pamięci w pierwszym megabajcie przestrzeni adresowej. Jeśli karta zewnętrzna pozwala na sygnał -ODŚWIEŻAĆ, wówczas musi przełączyć swoje wyjście zgodnie z sygnałem -MEMW do trzeciego stanu. -JA/LUB Sygnał -JA/LUB(Odczyt we/wy - odczyt urządzenia we/wy) jest włączany przez urządzenie główne na magistrali w celu odczytu danych z urządzenia we/wy pod adresem określonym przez sygnały SA<15...0>
. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna pozwala na sygnał -ODŚWIEŻAĆ, wówczas musi przełączyć swoje wyjście zgodnie z sygnałem -JA/LUB do trzeciego stanu. -I/OW Sygnał -I/OW(Zapis we/wy - zapis do urządzeń we/wy) jest włączany przez urządzenie główne na magistrali w celu zapisu danych do urządzenia we/wy pod adresem określonym przez sygnały SA<15...0>
. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna pozwala na sygnał -ODŚWIEŻAĆ, wówczas musi przełączyć swoje wyjście zgodnie z sygnałem -IOW do trzeciego stanu. -PAMIĘĆ CS16 Sygnał -PAMIĘĆ CS16 Wybór cyklu pamięci jest włączany przez pamięć 16-bitową, aby poinformować magistralę główną, że pamięć, do której uzyskuje dostęp, jest 16-bitowa i powinna wykonać 16-bitowy cykl dostępu. Jeśli sygnał ten jest wyłączony, na magistrali można wykonać tylko 8-bitowy cykl dostępu. Pamięć, do której uzyskuje się dostęp, musi generować ten sygnał na podstawie sygnałów adresowych LA.<23...17>
. -PAMIĘĆ CS16 ZALECENIA: Dekodowanie sygnałów LA. na zewnętrznej 16-bitowej karcie pamięci sygnał powinien być włączony -PAMIĘĆ CS16, jeżeli adres ustawiony na magistrali jest adresem tej karty zewnętrznej. Ponieważ sygnał ten jest z reguły ustalony na płycie głównej przy opadającym zboczu sygnału BELA, następnie obwód do dekodowania sygnałów LA i późniejszego tworzenia -PAMIĘĆ CS16 musi mieć minimalne możliwe opóźnienie (w przypadku komputerów z zegarem procesora 20 MHz, nie więcej niż 20 ns). FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna jest pamięcią 16-bitową, to musi poinformować o tym mastera na magistrali, włączając sygnał -PAMIĘĆ CS16. SA<15...0>
a niektóre urządzenia we/wy losowo włączą sygnał podczas dekodowania tego adresu -we/wy CS16, wówczas karta zewnętrzna powinna go zignorować podczas cyklu dostępu do pamięci. -we/wy CS16 Sygnał -we/wy CS16(Wybór cyklu we/wy) jest włączany przez 16-bitowe we/wy w celu poinformowania modułu głównego magistrali, że we/wy, do których uzyskuje dostęp, ma organizację 16-bitową i powinien wykonywać 16-bitowy cykl dostępu. Jeśli ten sygnał jest wyłączony, na magistrali można wykonać tylko 8-bitowy cykl dostępu powietrznego. Urządzenie pokładowe, do którego wykonywany jest cykl dostępu, musi generować ten sygnał na podstawie sygnałów adresowych SA<15...0>
. UWAGA: Sterownik DMA i sterownik regeneracji ignorują sygnał -we/wy CS16 podczas wykonywania cykli DAP i regeneracji pamięci. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli płyta zewnętrzna jest 16-bitowym urządzeniem pokładowym, musi poinformować o tym mastera na magistrali, włączając sygnał -we/wy CS16. Jeżeli karta zewnętrzna będąca kontrolerem nadrzędnym na magistrali generuje sygnały adresowe LA.<23...17>
a niektóre urządzenia pamięci losowo włączą sygnał podczas dekodowania tego adresu -PAMIĘĆ CS16, wówczas karta zewnętrzna musi to zignorować podczas cyklu dostępu do urządzenia pokładowego. KANAŁ WE/WY RDY Sygnał KANAŁ WE/WY RDY(I/O Channel Ready) to sygnał asynchroniczny generowany przez urządzenie, do którego uzyskuje się dostęp na magistrali. Jeśli sygnał ten zostanie wyłączony, cykl dostępu zostanie wydłużony, ponieważ na czas trwania zakazu dodane zostaną do niego cykle oczekiwania. Gdy modułem głównym na magistrali jest procesor centralny lub płyta zewnętrzna, wówczas każdy cykl oczekiwania to połowa okresu częstotliwości SYSCLK(dla częstotliwości zegara SYSCLK= czas zegara oczekiwania 8 MHz – 62,5 ns). Jeśli master na magistrali jest kontrolerem DDP, wówczas każdy cykl oczekiwania to jeden okres SYSCLK(Dla SYSCLK=8 MHz - 125 ns). Podczas uzyskiwania dostępu do pamięci na płycie zewnętrznej, CPU zawsze automatycznie wstawia jeden cykl oczekiwania (jeśli sygnał -0WS wyłączone), dlatego jeśli karta zewnętrzna ma wystarczający czas cyklu przy jednym cyklu oczekiwania, wyłącz sygnał KANAŁ WE/WY RDY nie wymagane. UWAGA: Podczas wykonywania cykli DMA urządzenia we/wy nie powinny generować tego sygnału, ponieważ urządzenie we/wy włącza sygnał DRQ dopiero po odebraniu lub wysłaniu prawdziwych danych przez urządzenie we/wy i wymagana jest dodatkowa kontrola czasu cyklu sygnał. KANAŁ WE/WY RDY NIE. Tylko urządzenia pamięci podczas cykli DMA mogą włączyć ten sygnał. Sygnał ostrzegawczy KANAŁ WE/WY RDY nie można wyłączyć na czas dłuższy niż 15 μs, ponieważ naruszenie tego wymagania grozi utratą danych w układach pamięci dynamicznej. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna jest masterem na magistrali, to musi odbierać i analizować sygnał KANAŁ WE/WY RDY podczas wykonywania cykli dostępu do innych zasobów. Gdy karta zewnętrzna pracuje w innych trybach, musi włączyć ten sygnał, gdy jest gotowa do zakończenia cyklu. KANAŁ WE/WY RDY i wykonuj wszystkie cykle dostępu jak normalne cykle dostępu do pamięci 8- lub 16-bitowej. Dlatego podczas instalowania płyty zewnętrznej w komputerze, co wymaga wydłużenia cyklu dostępu do sygnału KANAŁ WE/WY RDY, koniecznie upewnij się, że w Twoim komputerze nie ma takiej źle zaprojektowanej płyty zewnętrznej. -0WS Sygnał -0WS(0 stanów oczekiwania - 0 cykli oczekiwania) to jedyny sygnał w całej magistrali, który wymaga synchronizacji z częstotliwością po odebraniu przez urządzenie nadrzędne na magistrali SYSCLK. Jest ona aktywowana poprzez dostęp do zasobu przez CPU lub kartę zewnętrzną i informuje master na magistrali, że cykl dostępu musi zostać zakończony bez wstawiania zegara oczekiwania. UWAGA: Mimo że sygnał ten jest podłączony do 8-bitowego gniazda karty, nie może być używany przez zasób 8-bitowy. Można go używać tylko podczas uzyskiwania dostępu do 16-bitowej pamięci zainstalowanej w gnieździe, gdy procesor lub karta zewnętrzna jest jednostką główną na magistrali. Sygnał ten jest ignorowany podczas uzyskiwania dostępu do źródła powietrza lub gdy sterownik DMA lub sterownik regeneracji jest urządzeniem nadrzędnym na magistrali. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna jest masterem na magistrali, musi odbierać sygnał -0WS z zasobów, do których uzyskuje dostęp, i wykonuje cykle dostępu do tych zasobów bez dodatkowych cykli oczekiwania. Gdy karta zewnętrzna ma pamięć 16-bitową, wówczas musi umożliwiać przesyłanie sygnału -0WS, jeśli prędkość tej pamięci pozwala na wykonanie cykli dostępu bez wstawiania dodatkowego cyklu oczekiwania. UWAGA! Niestety niektóre tablice zewnętrzne, stając się mistrzem na magistrali, ignorują sygnał -0WS i wykonuj wszystkie cykle dostępu jak normalne cykle dostępu do pamięci 8- lub 16-bitowej. -ODŚWIEŻAĆ Sygnał -ODŚWIEŻAĆ(Odświeżanie) jest włączane przez kontroler odświeżania w celu informowania wszystkich urządzeń na magistrali, że trwają cykle odświeżania pamięci. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna jest masterem na magistrali, musi włączyć sygnał -ODŚWIEŻAĆ dla żądania regeneracji pamięci. W takim przypadku cykl regeneracji zostanie wykonany, nawet jeśli sterownik regeneracji nie jest urządzeniem nadrzędnym na magistrali. Grupę sygnałów sterowania centralnego tworzą sygnały o różnych częstotliwościach, sygnały sterujące i błędy. Sygnał -GOSPODARZ(Master) musi być wygenerowany tylko przez kartę zewnętrzną, która chce zostać masterem na magistrali. UWAGA! Jeśli sygnał -GOSPODARZ włączone na czas dłuższy niż 15 µs, wówczas karta zewnętrzna musi zażądać cyklu odświeżenia pamięci, włączając sygnał -ODŚWIEŻAĆ. FUNKCJE PŁYT ZEWNĘTRZNYCH Sygnał -GOSPODARZ dozwolone przez kartę zewnętrzną, która staje się masterem na magistrali, dopiero po otrzymaniu odpowiedniego sygnału -DACK z kontrolera DDP. Po sygnale -GOSPODARZ zostanie włączona, karta zewnętrzna musi odczekać co najmniej jeden okres częstotliwości SYSCLK, przed rozpoczęciem generowania sygnałów adresowych i danych oraz co najmniej dwa okresy SYSCLK przed wygenerowaniem sygnałów poleceń. -KANAŁ WE/WY CK Sygnał -KANAŁ WE/WY CK(Sprawdzanie kanału we/wy) może zostać rozpoznane przez dowolny zasób magistrali jako komunikat o błędzie krytycznym, którego nie można naprawić. Typowym przykładem takiego błędu jest błąd parzystości podczas dostępu do pamięci. Sygnał - CK wejścia/wyjścia musi być włączony na czas co najmniej 15 ns. Jeżeli w momencie generowania tego sygnału masterem na magistrali był sterownik DMA lub kontroler regeneracji, to sygnał -KANAŁ WE/WY CK zostaną zapisane do rejestru na płycie głównej i przetworzone dopiero po tym, jak centralny procesor stanie się masterem na magistrali. Sygnał ten jest zwykle podłączany do wejścia niemaskowalnego przerwania procesora i jego wygenerowanie powoduje zatrzymanie normalnej pracy komputera. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli sygnał -KANAŁ WE/WY CK jest aktywowany w momencie, gdy masterem na magistrali jest karta zewnętrzna, jest ona zapisywana do rejestru na płycie głównej i będzie przetwarzana dopiero po przechwyceniu magistrali przez centralny procesor. ZRESETUJ NAPĘD Sygnał ZRESETUJ NAPĘD(Reset Driver) jest generowany przez centralny procesor w celu wstępnej konfiguracji wszystkich zasobów dostępowych na magistrali po włączeniu zasilania lub spadku jego napięcia. Minimalny czas rozdzielczości dla tego sygnału wynosi 1 ms. FUNKCJE PŁYT ZEWNĘTRZNYCH Karty zewnętrzne muszą przełączyć swoje wyjścia w stan trzeci na cały czas generowania tego sygnału. SYSCLK Sygnał SYSCLK(Zegar systemowy - częstotliwość systemowa) w tej książce przyjmuje się, że wynosi 8 MHz, chociaż z reguły częstotliwość ta jest taka sama jak częstotliwość zegara centralnego procesora na płycie głównej, ale z poziomem 50% (pod względem czasu trwania) logicznej „1”. Wszystkie cykle autobusów są proporcjonalne SYSCLK, ale wszystkie sygnały w autobusie z wyjątkiem -0WS, niezsynchronizowane z SYSCLK. FUNKCJE PŁYT ZEWNĘTRZNYCH Gdy płyta zewnętrzna jest masterem magistrali, może z niej korzystać SYSCLK do ustawienia długości cyklu, ale poza generowaniem -0WS, można zastosować dowolny sygnał synchronizacji. O.S.C. Sygnał O.S.C. generowane przez płytę główną zawsze ze stałą częstotliwością 14,3818 MHz z 45-55% (w czasie trwania) na poziomie logicznym „1”. Sygnał O.S.C. nie jest zsynchronizowany z żadnym SYSCLK z jakimkolwiek innym sygnałem na magistrali i dlatego nie można go używać do zastosowań wymagających synchronizacji z innymi sygnałami. Historycznie rzecz biorąc, sygnał ten wydawał się wspierać pierwsze kontrolery monitorów kolorowych dla komputerów osobistych z serii IBM PC. Sygnał ten jest wygodny w użyciu z kartami zewnętrznymi, ponieważ jest taki sam dla wszystkich modeli komputerów kompatybilnych z IBM PC/AT. Grupa sygnałów przerwań używana jest do żądania przerwania do procesora. UWAGA: Sygnały żądania przerwania są zazwyczaj dołączone do kontrolera przerwań typu Intel 8259A. Pomimo faktu, że każdy master na magistrali ma dostęp do kontrolerów przerwań (tak jak UVV), w celu zapewnienia kompatybilności oprogramowania tylko centralny procesor może obsługiwać kontroler przerwań. Przerwanie<15,14,12,11,10>
Przerwanie<9,7...3>
Przerwanie może zostać zażądane przez zasoby zarówno na płycie głównej, jak i na płytach zewnętrznych, poprzez rozpatrzenie odpowiedniego sygnału Przerwanie. Sygnał musi pozostać włączony do czasu potwierdzenia przerwania przez procesor, co zazwyczaj wiąże się z uzyskaniem przez procesor dostępu do zasobu, który zażądał przerwania. FUNKCJE PŁYT ZEWNĘTRZNYCH Żądanie przerwania jest zapisywane w wyzwalaczu w kontrolerze przerwań na zboczu narastającym sygnału żądania przerwania i musi być generowane przez mikroukłady z konwencjonalnymi wyjściami TTL. Dlatego wybierając linię żądania przerwania dla swojej karty zewnętrznej, należy upewnić się, że linia ta nie jest zajęta przez żadną inną kartę zewnętrzną. Sygnały te obsługują cykle przesyłania danych podczas bezpośredniego dostępu do pamięci. UWAGA: kanały DMA<3...0>obsługują tylko 8-bitowe przesyłanie danych. kanały DDP<7...5>obsługują wyłącznie transfery danych 16-bitowych. DRQ<7...5,0>
DRQ<3,2,1>
Sygnały DRQ(Żądanie DMA) są rozpoznawane przez zasoby na płycie głównej lub płytach zewnętrznych w celu żądania obsługi przez kontroler DMA lub przejęcia magistrali. Sygnał DRQ musi być włączony, dopóki kontroler DMA nie włączy odpowiedniego sygnału -DACK. FUNKCJE PŁYT ZEWNĘTRZNYCH Sygnały DRQ generowane są z wyjść konwencjonalnych mikroukładów TTL, dlatego instalując płytkę zewnętrzną w gnieździe magistrali ISA, należy prawidłowo wybrać kanał DMA, który nie powinien być zajmowany przez inne płytki zewnętrzne. -DACK<7...5,0>
-DACK<3,2,1>
Sygnały -DACK(Potwierdzenie DMA - potwierdzenie DMA) są akceptowane przez kontroler DMA jako potwierdzenie sygnałów żądania DRQ<7...5,3...0>
. Rozdzielczość odpowiedniego sygnału -DACK oznacza, że albo zostaną uruchomione cykle DMA, albo karta zewnętrzna przejęła magistralę. Regulamin Sygnał Regulamin(Terminal Count) jest włączany przez kontroler DDP, gdy zliczanie liczby transferów danych zostanie zakończone na którymkolwiek z kanałów DMA, czyli wszystkie transfery danych zostaną zakończone. Do zasilania zewnętrznych płytek w magistrali JEST Wykorzystuje się 5 napięć zasilania DC: +5 V, -5 V, +12 V, -12 V, 0 V (obudowa - masa). Do złącza 8-bitowego podłączone są wszystkie linie zasilające, z wyjątkiem jednej linii +5 V i jednej linii korpusu na dodatkowym złączu. Maksymalny dopuszczalny pobór prądu dla płytki zewnętrznej dla każdego napięcia zasilania podano w tabeli. 4.1. Tabela 4.1. Maksymalny pobór prądu przez kartę zewnętrzną Napięcie UWAGA! Dane podane w tabeli. 4.1 nie oznaczają, że każda z kart zewnętrznych zainstalowanych w slotach może pobierać taki prąd. Tabela informuje jedynie, jakie prądy mogą przepływać przez złącze(a) płytki zewnętrznej. Całkowity dopuszczalny pobór prądu dla wszystkich kart zewnętrznych jest zwykle ograniczony przez zasilacz komputera. Dlatego przed zainstalowaniem nowej karty zewnętrznej w gnieździe magistrali należy sprawdzić, czy w zasilaczu komputera znajduje się odpowiednia rezerwa na pobór prądu dla tej karty. Cykle autobusowe JEST zawsze asynchroniczny w odniesieniu do SYSCLK. Różne sygnały są włączane i wyłączane w dowolnym momencie; w dopuszczalnych odstępach czasu można w każdej chwili wygenerować także sygnały odpowiedzi. Jedynym wyjątkiem jest sygnał -0WS, z którymi należy zsynchronizować SYSCLK. W autobusie dostępne są 4 indywidualne typy cykli: Dostęp do zasobu, KUKS,
Regeneracja, Przechwytywanie opon. Cykl Dostęp do zasobu jest wykonywany, jeśli procesor centralny lub płyta zewnętrzna jako urządzenia nadrzędne komunikuje się z różnymi zasobami na magistrali. Cykl DMA jest wykonywany, jeśli kontroler DMA jest masterem na magistrali i wykonuje cykle przesyłania danych pomiędzy pamięcią a urządzeniem pokładowym. Cykl regeneracji jest wykonywany wyłącznie przez sterownik regeneracji w celu regeneracji dynamicznych układów pamięci. Cykl przechwytywania magistrali jest wykonywany przez zewnętrzną płytkę, aby stać się mistrzem na magistrali. Strukturalnie cykle różnią się typem mastera na magistrali i rodzajami znajdujących się na nim zasobów dostępowych. W ramach rodzaju cyklu wyróżnia się jego różne rodzaje, ze względu na różny czas trwania każdego typu. Istnieją trzy rodzaje cykli Dostęp do zasobu: cykl z 0 cyklami oczekiwania - ten cykl jest najkrótszy ze wszystkich możliwych; cykl normalny - podczas wykonywania takiego cyklu zasób dostępowy nie blokuje sygnału gotowości KANAŁ WE/WY RDY- odtąd cykl tego typu będzie nazywany po prostu normalnym; cykl wydłużony – przy realizacji takiego cyklu zasób dostępowy wyłącza sygnał gotowości KANAŁ WE/WY RDY przez czas potrzebny zasóbowi na przyjęcie lub przesłanie danych – odtąd cykl tego typu będzie nazywany wydłużonym. W cyklach PDP i Regeneracyjnych również występują dwa rodzaje: normalny i rozszerzony, bazujące na tych samych warunkach opisanych powyżej, wszystkie rodzaje cykli zostaną opisane szczegółowo i dodatkowo w Rozdziale. Rysunek 6 przedstawia diagramy czasowe wszystkich typów cykli. Procesor rozpoczyna cykl Dostęp do zasobu generowanie sygnału BELA, informując wszystkie zasoby o prawdziwości adresu w wierszach SA<19...0>
, a także do ustalania adresów według zasobów wzdłuż linii LA.<23...17>
. Zasoby muszą informować procesor o rozdzielczości sygnału -PAMIĘĆ CS16 Lub -we/wy CS16że cykl musi być 16-bitowy; w przeciwnym razie pętla zakończy się jako 8-bitowa. Procesor również wydaje instrukcje -PAMIĘĆ, -MEMW,
-IORC I -IOWC określenie rodzaju zasobu (pamięć lub fala powietrzna), a także kierunku przesyłania danych. Jeśli dostęp do pamięci nastąpi w pierwszym megabajcie przestrzeni adresowej, wówczas sygnał również zostanie rozwiązany -SMEMR Lub -SMEMW. Zasób dostępowy, który musi zmienić czas cyklu, musi odpowiedzieć sygnałem -0WS Lub KANAŁ WE/WY RDY aby poinformować procesor o czasie trwania cyklu dostępu. FUNKCJE PŁYT ZEWNĘTRZNYCH Karta zewnętrzna, która przechwyciła magistralę, również rozpoczyna cykl dostępu, generując sygnały adresowe, ale w przeciwieństwie do procesora nie potwierdza adresu sygnałem BELA. Na linii tego sygnału płyta główna utrzymuje poziom logiczny „1” przez cały czas przechwytywania magistrali przez kartę zewnętrzną. Dlatego płyta zewnętrzna musi generować prawdziwe sygnały zarówno wzdłuż linii SA<19...0>
i wzdłuż linii LA.<23...17>
zanim zaczną być włączane sygnały poleceń, zachowując adres do końca cyklu. Karta zewnętrzna musi także umożliwiać analizę sygnału -PAMIĘĆ CS16 I -we/wy CS16 i zgodnie z tymi sygnałami zakończyć pętlę jako 16- lub 8-bitową. Cykl dostępu z 0 cyklami oczekiwania jest najkrótszym możliwym cyklem na magistrali. Pętlę tę można wykonać tylko wtedy, gdy procesor lub płyta zewnętrzna (kiedy jest to master na magistrali) uzyskuje dostęp do 16-bitowej pamięci. Na początku cyklu master musi ustawić adres na liniach LA.<23...17>
aby wybrać blok pamięci o wielkości 128 KB. Jeśli sygnał nie jest dozwolony -PAMIĘĆ CS16, wówczas pętla zakończy się jako 8-bitowa (normalna lub rozszerzona), a pętla z 0 cyklami oczekiwania nie zostanie wykonana. Jeśli zasób pozwala na sygnał -PAMIĘĆ CS16, to musi włączyć sygnał -0WS w odpowiednim czasie po wydaniu sygnału sterującego -PAMIĘĆ Lub -MEMW aby zakończyć pętlę z 0 cyklami oczekiwania. Gdy sygnał jest zabroniony -0WS cykl kończy się normalnie lub przedłużony. UWAGI: Jeśli sygnał -0WS jest dozwolone przez zasób dostępu, wówczas master nie wymaga pozwolenia na sygnał KANAŁ WE/WY RDY– jest ignorowany. Tylko sygnał -0WS jest w autobusie JEST synchroniczny pod względem SYSCLK sygnał. FUNKCJE PŁYT ZEWNĘTRZNYCH Karta zewnętrzna, która przejęła magistralę, wykonuje cykl dostępu z 0 cyklami oczekiwania, podobnie jak procesor centralny. Procesor lub płyta zewnętrzna (jeśli posiada magistralę) może wykonać normalną pętlę podczas uzyskiwania dostępu do 8- lub 16-bitowego urządzenia lub pamięci. Po wydaniu sygnałów adresowych na magistralę, master udostępnia sygnały rozkazowe -PAMIĘĆ,
-MEMW, -JA/LUB Lub -I/OW. W odpowiedzi zasób musi rozpoznać sygnał KANAŁ WE/WY RDY w odpowiednim czasie, gdyż w przeciwnym razie cykl zakończy się jako przedłużony. Pozwolenie KANAŁ WE/WY RDY zmusza mistrza do zakończenia cyklu w ustalonym czasie (okres ten jest wielokrotnością okresu SYSCLK, ale nie jest z nim zsynchronizowany). Czas trwania normalnego cyklu jest określony przez czas rozdzielczości sygnału -PAMIĘĆ,
-MEMW, -JA/LUB Lub -I/OW co z kolei zależy od rozmiaru danych i adresu zasobu dostępowego. Rozszerzona pętla może być wykonywana przez procesor lub kartę zewnętrzną (jeśli jest ona właścicielem magistrali) podczas uzyskiwania dostępu do 8- lub 16-bitowego urządzenia lub pamięci. Master magistrali wykonuje rozszerzoną pętlę, jeśli zasób, do którego uzyskuje się dostęp, nie umożliwia sygnału w odpowiednim czasie po włączeniu sygnału polecenia. KANAŁ WE/WY RDY. Urządzenie nadrzędne nadal włącza sygnał polecenia, dopóki zasób nie pozwoli na sygnał KANAŁ WE/WY RDY. Okres przedłużonego cyklu jest również wielokrotnością SYSCLK Sterownik regeneracji próbuje przejąć magistralę po upływie 15 µs od ostatniego cyklu regeneracji na dwa sposoby: jeżeli magistrala jest własnością procesora centralnego, to po wykonaniu bieżącego polecenia przekazuje magistralę do sterownika regeneracji; jeżeli magistrala jest własnością sterownika DMA, to magistrala zostanie przekazana do sterownika regeneracji dopiero po zakończeniu cykli przesyłu danych przez sterownik DMA. Cel następujących sygnałów podczas cyklu regeneracji ma oryginalną interpretację: -ODŚWIEŻAĆ- rozdzielczość tego sygnału wskazuje początek cyklu regeneracji; Adres- sterownik regeneracji generuje sygnały wyłącznie poprzez linie adresowe SA<7...0>, pozostałe sygnały adresowe nie są zdefiniowane; -PAMIĘĆ- sygnał -PAMIĘĆ włączony przez kontroler regeneracji, natomiast sygnał -SMEMR zostanie włączony przez płytę główną; SD<15...0>
- linie danych są ignorowane przez sterownik regeneracji i wszystkie zasoby na magistrali muszą przesyłać swoje wyjścia liniami danych do stanu trzeciego; Sygnały te są ignorowane przez sterownik regeneracji: -PAMIĘĆ CS16 -we/wy CS16 FUNKCJE PŁYT ZEWNĘTRZNYCH Gdy karta zewnętrzna jest masterem na magistrali, musi niezależnie włączyć sygnał -ODŚWIEŻAĆ aby rozpocząć cykl regeneracji pamięci. Normalny cykl regeneracji jest uruchamiany przez sterownik regeneracji poprzez włączenie sygnału -PAMIĘĆ, w odpowiedzi zasób musi rozpoznać sygnał KANAŁ WE/WY RDY w odpowiednim momencie, w przeciwnym razie cykl zakończy się jako przedłużony. Długość cyklu jest w rzeczywistości określana jedynie na podstawie czasu trwania sygnału -PAMIĘĆ. Sterownik regeneracji wykonuje wydłużony cykl, jeśli co najmniej jeden zasób dostępu nie pozwala na sygnał KANAŁ WE/WY RDY w odpowiednim czasie po rozdzielczości sygnału -PAMIĘĆ. Sterownik regeneracji w dalszym ciągu udostępnia sygnał -PAMIĘĆ przed sygnałem KANAŁ WE/WY RDY zostanie włączona przez wszystkie zasoby magistrali. Okres przedłużonego cyklu jest również wielokrotnością SYSCLK, ale nie jest z nim zsynchronizowany. Cykl DMA jest podobny do cyklu dostępu realizowanego przez innego właściciela autobusu. Cykle DMA rozpoczynają się po włączeniu sygnału -DACK Kontroler DDP. Rozmiar przesyłanych danych zależy od użytego kanału DMA: kanały 0 do 3 są zdefiniowane dla 8-bitowego przesyłania danych, a kanały 5 do 7 są zdefiniowane dla 16-bitowego przesyłania danych. Sygnały -PAMIĘĆ CS16 I -we/wy CS1 6 są ignorowane przez sam kontroler DMA, ale sygnały te są wykorzystywane przez tasator bajtów na płycie głównej. Cykle DMA są wykonywane tylko pomiędzy pamięcią a urządzeniami we/wy. Sygnały adresowe generowane przez kontroler DMA zawierają tylko adres pamięci i nie zawierają adresu pokładowego. Proces przesyłania danych w cyklu DMA wygląda następująco: źródło danych umieszcza dane na magistrali, a odbiorca danych musi być w tym samym czasie gotowy na ich odbiór. Polecenia zapisu i odczytu są również włączone jednocześnie, aby prawidłowo wybrać kierunek przesyłania. W tym przypadku sygnał odczytu jest koniecznie włączony przed sygnałem zapisu, aby uniknąć kolizji pomiędzy buforami danych w obu zasobach. Urządzenie pokładowe żądające trybu DMA na magistrali zezwala na sygnał DRQ odpowiedni kanał. Jeśli masterem na magistrali jest procesor centralny, wówczas zwalnia on magistralę kontrolerowi DMA, który z kolei powiadamia kontroler pokładowy o pozwoleniu na sygnał -DACK rozpoczyna się cykl RAP. Ponieważ kontroler DMA generuje tylko adres pamięci, urządzenie pokładowe musi korzystać z sygnałów -JA/LUB, -I/OW I -DACK do odbioru lub transmisji danych w trybie DMA. Cykl DMA rozpoczyna się od włączenia sygnału -DACK odpowiedni kanał, a także sygnał AEN. Rozdzielczość sygnału AEN Kontroler DMA powiadamia wszystkie zasoby na magistrali, że adresy i sygnały poleceń są generowane przez kontroler DMA, a nie przez procesor centralny, kontroler regeneracji lub kartę zewnętrzną. Po rozpoznaniu sygnałów poleceń kontroler DMA analizuje sygnał KANAŁ WE/WY RDY w celu określenia czasu trwania cyklu. Jeśli cykl się wydłuża, wówczas okres wydłużenia jest wielokrotnością dwukrotnego okresu SYSCLK, chociaż nie jest zsynchronizowany z SYSCLK. UWAGA: Dane zapisywane w pamięci lub urządzeniu pokładowym muszą być prawdziwe przed włączeniem polecenia zapisu i pozostać prawdziwe do momentu wyłączenia polecenia zapisu. Normalna pętla jest wykonywana przez kontroler DMA dla 8- lub 16-bitowych transferów danych. Kontroler DMA umożliwia przesyłanie sygnałów -PAMIĘĆ, -MEMW,
-JA/LUB I -I/OW, a pamięć, z którą przeprowadzana jest wymiana, musi umożliwiać sygnał KANAŁ WE/WY RDY w odpowiednim czasie, w przeciwnym razie cykl zakończy się jako przedłużony. Rozdzielczość sygnału KANAŁ WE/WY RDY powoduje, że sterownik kończy pętlę w ustalonym przedziale czasu; okres ten jest wielokrotnością okresu SYSCLK, ale nie jest z nim zsynchronizowany. Czas trwania rozdzielczości sygnału -PAMIĘĆ, -MEMW,
-JA/LUB I -I/OW określa czas trwania całego cyklu, a czas ten zależy od rozmiaru danych dla różnych przestrzeni adresowych. Cykl rozszerzony DMA realizowany jest przez kontroler DMA w taki sam sposób, jak cykl normalny, z tą różnicą, że w cyklu rozszerzonym sygnał KANAŁ WE/WY RDY nie jest włączany w odpowiednim czasie po włączeniu sygnału sterującego. Kontroler DPM nadal zezwala na sygnały poleceń, dopóki urządzenie pokładowe nie zezwoli na ten sygnał KANAŁ WE/WY RDY. Okres czasu, o jaki wydłuża się cykl, jest w tym przypadku wielokrotnością dwukrotnego okresu SYSCLK, chociaż nie jest zsynchronizowany z SYSCLK. UWAGA: Sygnały adresowe LA.<23...0>
podczas normalnego cyklu dostępu muszą zostać zapisane do rejestru przez zasoby dostępowe, aby zapamiętać adres przez cały cykl. W przeciwieństwie do normalnych pętli, podczas wykonywania pętli DMA te sygnały adresowe są prawdziwe dla całej pętli DMA. UWAGA! Kanały DMA wykorzystywane przez karty zewnętrzne do przechwytywania magistrali muszą być zaprogramowane w trybie kaskadowym. Dowolna karta zewnętrzna zainstalowana w slocie może stać się kartą master na magistrali ISA. Zewnętrzna karta przechwytywania magistrali musi zaczynać się od włączenia sygnału DRQ Kanał DMA zaprogramowany w trybie kaskadowym. Kanał DMA zaprogramowany w trybie kaskadowym zakłada, że wszystkie cykle DMA zostały wykonane przez zasób zewnętrzny - w tym przypadku kartę zewnętrzną. Kontroler DMA reaguje na kartę zewnętrzną rozdzielczością sygnału -DACK; tablica zewnętrzna w odpowiedzi na -DACK pozwala na sygnał -GOSPODARZ. Po rozdzielczości sygnału -GOSPODARZ karta zewnętrzna musi poczekać jakiś czas, zanim będzie mogła rozpocząć cykle dostępu. Magistrala ISA (Industrial Standard Architecture) jest najczęściej stosowana w komputerach przemysłowych z następujących powodów: największa liczba systemów ze względu na niską cenę; ogromna różnorodność zastosowań; prędkość transmisji do 2 Mbit/s; dobra odporność na hałas; duża liczba kompatybilnego sprzętu i oprogramowania. Diagramy czasowe cykli wymiany urządzeń wejścia/wyjścia (I/O) przedstawiono na rysunku 1.5 (wszystkie parametry taktowania podano dla częstotliwości SYSCLK wynoszącej 8 MHz). Cykle rozpoczynają się od ustawienia adresu przez master (urządzenie sterujące magistralą) na liniach SAO...SA15 i sygnale -SBHE. Należy pamiętać, że pomimo potencjalnej możliwości adresowania 16 linii adresowych, najczęściej wykorzystywanych jest tylko 10 linii niskiego rzędu SAO...SA9, ponieważ większość wcześniej opracowanych kart rozszerzeń wykorzystuje tylko te linie i dlatego, poza wyjątkowymi przypadkami, istnieje nie ma sensu przetwarzać wysokich kategorii SA10...SA15. W odpowiedzi na otrzymanie adresu wykonawca (bus slave), który rozpoznał jego adres, musi wygenerować sygnał -I/O CS16, jeśli wymiana ma być 16-bitowa. Następnie następuje właściwe polecenie odczytu lub zapisu. Podczas cyklu odczytu master ustawia sygnał -IOR, w odpowiedzi na który executor musi wyprowadzić dane na szynę danych. Dane te muszą zostać usunięte przez wykonawcę po zakończeniu sygnału -IOR. W cyklu zapisu master ustawia dane do zapisu i towarzyszy im strob zapisu -IOW. Należy tu zaznaczyć, że choć zgodnie ze standardem ustawienie rejestrowanych danych poprzedza ustawienie -IOW, w niektórych komputerach obowiązuje odwrotna kolejność: najpierw ustawiane jest -IOW, a następnie pojawiają się dane. Dlatego też przy projektowaniu fali radiowej jako moment ważności danych należy uwzględniać jedynie tylne (dodatnie) zbocze sygnału -IOW. W przypadku, gdy urządzenie pokładowe nie ma czasu na wykonanie wymaganego polecenia z szybkością magistrali systemowej, może zawiesić zakończenie cyklu odczytu lub zapisu na całkowitą liczbę okresów sygnału SYSCLK, usuwając ( tłumacząc na niski poziom) sygnału I/O CH RDY (tzw. cykl rozszerzony). Odbywa się to w odpowiedzi na odebranie sygnału -IOR lub -IOW. Sygnał I/O CH RDY może być utrzymywany na niskim poziomie nie dłużej niż 15,6 µs, w przeciwnym razie procesor przejdzie w tryb przetwarzania przerwań niemaskowalnych. Należy pamiętać, że niektórzy producenci komputerów osobistych wskazują w dołączonej dokumentacji inne dopuszczalne wartości tego przedziału czasu (na przykład 2,5 μs), dlatego nie należy polegać na maksymalnej wartości określonej w normie, w przeciwnym razie nie ma gwarancji, że system sterowania będzie działał na wszystkich komputerach. Rysunek 1.5 - Diagramy czasowe cykli odczytu i zapisu (T - okres sygnału SYSCLK; wszystkie przedziały czasowe w nanosekundach) Projektując fale radiowe, oprócz wymiany protokołów poprzez magistralę systemową, należy wziąć pod uwagę także charakterystykę elektryczną sygnałów. Standard magistrali ISA definiuje wymagania dotyczące prądu wejściowego i wyjściowego dla odbiorników i źródeł sygnału każdej karty rozszerzeń. Niezastosowanie się do tych wymagań może zakłócić funkcjonowanie całego komputera, a nawet spowodować jego awarię. Stopnie wyjściowe systemowych nadajników sygnału pokładowego muszą wytwarzać prąd dolny o natężeniu co najmniej 24 mA (dotyczy to wszystkich typów stopni wyjściowych) i prąd wysoki o natężeniu co najmniej 3 mA (dla wyjść trójstanowych i TTL ). Stopnie wejściowe odbiornika systemowego nie mogą pobierać więcej niż 0,8 mA prądu wejściowego o niskim poziomie i nie więcej niż 0,04 mA prądu wejściowego o wysokim poziomie. Ponadto należy wziąć pod uwagę, że maksymalna długość drukowanego przewodu od styku głównego złącza do styku mikroukładu nie powinna przekraczać 65 milimetrów, a maksymalna pojemność względem masy dla każdego styku głównego złącze nie powinno być większe niż 20 pF. Rezystory obciążeniowe podłącza się do niektórych linii linii głównej, prowadzącej do szyny zasilającej +5 V. Rezystory 4,7 kOhm podłącza się do linii -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW, -I/. O CH SK, do linii -I/O CS 16, -MEM CS 16, -REFRESH, -MASTER, -OWS - 300 Ohm, a do linii I/O CH RDY - 1 kOhm. Dodatkowo do niektórych linii magistrali podłączone są rezystory szeregowe: do linii -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW i OSC podłączone są rezystory 22 Ohm, a do linii -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW i OSC, a rezystory 27 Ohm do linii Linia SYSCLK. Tabela 1.1 – Opis sygnałów magistrali ISA Przeznaczenie Zamiar Kierunek źródło Sygnały adresowe LA.<23...17> Sygnały adresowe Wysoka rozdzielczość bajtów na liniach SD<15...8> Stroboskop do zapisywania adresów na liniach Los Angeles Rozdzielczość adresu. Informuje urządzenia, że na magistrali działają pętle DMA Magistrala danych Odczyt pamięci (odczyt pamięci w pierwszym megabajcie przestrzeni adresowej) Zapis do pamięci (zapis do pamięci w obrębie pierwszego megabajta przestrzeni adresowej) Czytając UVV Nagrywanie w UVV Wybór cyklu pamięci wskazuje, że pamięć jest 16-bitowa Wybranie cyklu dla fali radiowej wskazuje, że fala jest 16-bitowa Gotowość kanału we/wy. Zaprojektowany, aby wydłużyć cykle dostępu 0 cykli oczekiwania Regeneracja pamięci Prowadzący. Przeznaczony do przechwytywania magistrali z tablicą zewnętrzną Sprawdzanie kanału we/wy. Komunikat o błędzie krytycznym Resetowanie urządzeń Częstotliwość systemu Częstotliwość równa 14,3818 MHz Przerwanie<15,14,12, 11,10,9,7...3> Żądanie przerwania DRQ<7...5,3...0> Zapytanie o RAP DASK<7...5, 3...0> Potwierdzenie RAP Koniec zliczania DAP Notatka: W tabeli zastosowano następujące oznaczenia: znak „-” (minus) przed oznaczeniem sygnału oznacza, że poziom aktywny tego sygnału wynosi zero logiczne; I - sygnał wejściowy dla kart zewnętrznych; O - sygnał jest wyprowadzany na karty zewnętrzne; I/O - sygnał jest zarówno wejściowy, jak i wyjściowy dla kart zewnętrznych; TRZY - wyjście mikroukładu z trzema dopuszczalnymi stanami wyjściowymi; TTL - wyjście układu logicznego tranzystor-tranzystor; OK - wyjście typu otwarty kolektor. Tabela 1.2 – Przypisanie pinów magistrali ISA Kod PIN Strona A Strona B Strona C Strona D Tabela 1.3 – Charakterystyki elektryczne źródeł sygnału magistrali ISA nadajnik Odbiorca nadajnik odbiorca Nadajnik Uwagi: wszystkie prądy w tabeli podano w miliamperach. Znak „-” przed wartością prądu oznacza, że prąd płynie z płytki zewnętrznej do gniazda magistrali; do wejścia TTL można podłączyć linię z wyjściem typu otwarty kolektor; wzdłuż linii z wyjściem typu otwarty kolektor prąd Ioh (prąd upływowy) nie powinien przekraczać 0,4 miliampera dla każdego gniazda. Tabela 1.4 – Maksymalny pobór prądu przez zewnętrzną kartę magistrali ISA Napięcie Uwagi: Płyta zewnętrzna wykorzystuje tylko gniazdo 8-bitowe; Płyta zewnętrzna wykorzystuje 16-bitowe gniazdo; Tabela informuje, jakie prądy mogą przepływać przez złącze płytki zewnętrznej. Opona JEST (I przemysłowy S tandart A rhitecture) jest de facto standardową magistralą dla komputerów osobistych, takich jak IBM PC/AT i kompatybilnych. Opona EISA, za pomocą którego wiele firm produkowało komputery osobiste, ustąpiło miejsca magistrali PCI i jest obecnie rzadko używane. Główne różnice pomiędzy magistralą ISA komputera osobistego IBM PC/AT a jej poprzedniczką, magistralą IBM PC/XT, są następujące: Magistrala AT komputerów umożliwia wykorzystanie zarówno 16-bitowych urządzeń I/O, jak i 16-bitowej pamięci na kartach zewnętrznych; 16-bitowy cykl dostępu do pamięci na płycie zewnętrznej można wykonać bez wstawiania zegarów oczekiwania; ilość bezpośrednio adresowalnej pamięci na płytach zewnętrznych może osiągnąć 16 MB; płyta zewnętrzna może stać się masterem (masterem) na magistrali i niezależnie uzyskiwać dostęp do wszystkich zasobów zarówno na magistrali, jak i na płycie głównej. Opisując magistralę, zaleca się wyobrażenie sobie komputera jako składającego się z płyty głównej i płytek zewnętrznych, które współdziałają ze sobą oraz z zasobami płyty głównej za pośrednictwem magistrali. Wszystkie urządzenia pasywne (które nie mogą stać się zadaniami) na magistrali można podzielić na dwie grupy – pamięć oraz urządzenia wejścia/wyjścia (porty). Cykle dostępu dla każdej grupy różnią się między sobą zarówno czasem, jak i sygnałami generowanymi na magistrali. Czysto warunkowo, dla wygody zrozumienia funkcjonowania autobusu JEST, założymy, że na płycie głównej komputera znajdują się następujące urządzenia, które mogą być właścicielami (masterami) magistrali: jednostka centralna (CPU), kontroler bezpośredniego dostępu do pamięci (DMA), kontroler regeneracji pamięci (MRC). Dodatkowo płytka zewnętrzna może być także masterem na magistrali. Podczas wykonywania cyklu dostępu na magistrali tylko jedno z urządzeń może być urządzeniem nadrzędnym. Przyjrzyjmy się bliżej funkcjom tych urządzeń w autobusie. JEST. Centralna jednostka przetwarzania (CPU)- jest głównym mistrzem w autobusie. Domyślnie procesor będzie uważany za master na magistrali. Kontroler DMA, a także kontroler regeneracji pamięci, uniemożliwiają działanie procesora podczas ich pracy. Kontroler DMA- to urządzenie jest powiązane z sygnałami żądania trybu DMA i sygnałami potwierdzenia trybu DMA. Aktywny sygnał żądania DMA umożliwi późniejsze przejęcie magistrali przez kontroler DMA w celu przesłania danych z pamięci do portów wyjściowych lub z portów wejściowych do pamięci. Kontroler regeneracji pamięci- staje się właścicielem magistrali i generuje sygnały odczytu adresów i pamięci w celu regeneracji informacji w układach pamięci dynamicznej zarówno w pamięci głównej, jak i na kartach zewnętrznych. Tablica zewnętrzna- współpracuje z innymi urządzeniami poprzez złącze na magistrali ISA. Może stać się głównym magistralą dostępu do pamięci lub urządzeń we/wy. Ponadto na płycie głównej komputera znajduje się wiele urządzeń, które nie mogą być urządzeniami głównymi na magistrali, ale mimo to wchodzą z nią w interakcję. Są to następujące urządzenia: Zegar czasu rzeczywistego (licznik czasu)- To urządzenie składa się z zegara czasu rzeczywistego obsługującego datę i godzinę oraz timera, zwykle opartego na chipie Intel 8254A. Jeden z liczników czasu tego chipa generuje impulsy o okresie 15 mikrosekund, aby uruchomić regenerację kontrolera regeneracji pamięci. Krzyż płyty głównej- część płyty głównej łącząca złącza magistrali JEST do łączenia płyt zewnętrznych z innymi zasobami na płycie głównej. Pamięć na płycie głównej- Niektóre lub wszystkie układy pamięci o dostępie bezpośrednim (RAM) używane do przechowywania informacji o procesorze. Dodatkowe kości pamięci można także umieścić na płytach zewnętrznych. Kontroler przerwań- to urządzenie jest podłączone do linii żądania przerwania na magistrali. Przerwania wymagają dalszej konserwacji procesora. Urządzenia wejścia/wyjścia- Niektóre lub wszystkie urządzenia we/wy (takie jak porty równoległe lub szeregowe) mogą być umieszczone na płycie głównej lub na płytach zewnętrznych. Zmieniacz bajtów danych- To urządzenie umożliwia wymianę danych pomiędzy urządzeniami 16-bitowymi i 8-bitowymi. Architekturę komputera osobistego IBM PC/AT z punktu widzenia wykorzystania magistrali ISA przedstawiono na rysunku. Karty zewnętrzne instalowane w złączach magistrali mogą być 8- i/lub 16-bitowe. Karta 8-bitowa ma tylko jedno złącze interfejsu i może obsługiwać tylko dane 8-bitowe. Gniazdo 8-bitowe również nie może być masterem magistrali. Płyta 16-bitowa musi mieć dwa złącza interfejsu - jedno główne, takie samo jak na płytach 8-bitowych, i jedno dodatkowe. Taka płytka może pracować zarówno z danymi 8-, jak i 16-bitowymi, a dodatkowo może pełnić funkcję mastera na magistrali. Całkowita liczba płytek zainstalowanych w złączach magistrali jest ograniczona zarówno nośnością magistrali, jak i konstrukcją płyty głównej. Zazwyczaj na magistralę można zainstalować nie więcej niż 8 (pięć 16-bitowych i trzy 8-bitowe) kart zewnętrznych. To ograniczenie jest również spowodowane stosunkowo małą liczbą wolnych linii żądań DMA i żądań przerwań dostępnych na magistrali. Domyślnie procesor centralny jest głównym właścicielem magistrali; kontroler DMA i kontroler regeneracji pamięci mogą stać się masterami na magistrali tylko po uprzednim wyłączeniu procesora. Proces blokowania działania procesora polega na wygenerowaniu sygnału żądania dla DMA i otrzymaniu sygnału potwierdzenia dla DMA. Procesor centralny może być źródłem zarówno operacji 16-bitowych, jak i 32-bitowych. Gdy procesor jest zasobem 16-bitowym, może wykonywać operacje na zasobach 16- i 8-bitowych na magistrali. Kiedy procesor wykonuje polecenie działające na danych 16-bitowych, jeśli zasób dostępu jest 8-bitowy, wówczas specjalny sprzęt na płycie głównej wykonuje dwa cykle dostępu. Jeśli procesor jest 32-bitowy, to w sprzęcie na płycie głównej komputera jeden 32-bitowy cykl działania procesora z zasobem zewnętrznym musi zostać przekonwertowany na dwa indywidualne 16-bitowe cykle dostępu. Funkcje dla płyt zewnętrznych. Jeśli procesor jest masterem na magistrali, karty zewnętrzne mogą działać tylko w trybie pamięci lub we/wy. Sygnały obsługujące DMA dostarczane są ze złącza bezpośrednio do kontrolera DMA, który zwykle jest wykonany na chipie Intel 8237A. Gdy dowolne urządzenie żąda trybu DMA (przynajmniej jeden z sygnałów DRQ staje się aktywny), kontroler DMA przejmuje magistralę od procesora. Następnie wyprowadzenie odpowiedniego sygnału -DACK oznacza, że kontroler DMA rozpoczął transmisję danych. Cykle DMA nie będą wykonywane na magistrali, jeśli sygnał -GOSPODARZ będzie dozwolone z jakiejś zewnętrznej karty. Jeśli urządzenie we/wy wymaga żądania DMA, należy pamiętać, że kanały DMA 0...3 obsługują przesyłanie tylko danych 8-bitowych; wszystkie dane muszą być przesyłane wyłącznie liniami SD<7...0>
. Zamiana bajtów w tym przypadku odbywa się sprzętowo na płycie głównej zgodnie z sygnałami SA0 i -SBHE. Taka zamiana może być wymagana na przykład podczas przesyłania danych z starszego bajtu 16-bitowej pamięci do portu 8-bitowego. Kanały DMA 5...7 obsługują transmisję wyłącznie danych 16-bitowych; wszystkie dane muszą być przesyłane jako linie 16-bitowe SD<15...0>
. Pamięć używana do pracy w trybie DMA na tych kanałach może być tylko 16-bitowa. Zmieniacz bajtów na płycie głównej nie koryguje niezgodności rozmiaru danych. UWAGA: pamięć 8-bitowa może przesyłać dane wyłącznie w trybie DMA do 8-bitowych urządzeń we/wy; 8-bitowej pamięci nie można używać z 16-bitowymi urządzeniami we/wy. UWAGA! Kontroler regeneracji pamięci nie może przejąć magistrali, dopóki jest ona własnością kontrolera DMA. Oznacza to, że żaden cykl DMA nie powinien przekraczać 15 µs. W przeciwnym razie może nastąpić utrata informacji w układach pamięci dynamicznej. FUNKCJE PŁYT ZEWNĘTRZNYCH Sygnały żądania i potwierdzania trybu DMA są podłączone do wszystkich kart zewnętrznych i sygnały te są generowane przez konwencjonalne wyjścia TTL, więc wszystkie karty zewnętrzne muszą wykorzystywać i analizować różne kanały DMA. W przeciwnym razie może wystąpić konflikt między gniazdami zewnętrznymi lub urządzeniami na płycie głównej. Zewnętrzne gniazda mogą być pamięcią o dostępie bezpośrednim lub urządzeniami we/wy, gdy łączą się z kontrolerem DMA. Karty zewnętrzne mogą pracować w 5 różnych trybach: magistrala główna, urządzenia wejścia/wyjścia pamięci i bezpośredniego dostępu, urządzenia pamięci i wejścia/wyjścia, regeneracja pamięci lub reset. Płyty mogą obsługiwać dowolną kombinację pierwszych czterech trybów; Wszystkie karty muszą jednocześnie zastosować się do sygnału resetu. Mogą nimi zostać tylko karty 16-bitowe z dwoma złączami interfejsu mistrzowie w autobusie. Aby przechwycić magistralę, karta zewnętrzna musi włączyć sygnał -DRQ i po otrzymaniu sygnału -DACK z kontrolera DDP, włącz sygnał -GOSPODARZ. Na tym kończy się procedura pobierania opon. Płyta zewnętrzna po przechwyceniu magistrali może wykonywać dowolne cykle dostępu, podobnie jak procesor centralny. Jedynym ograniczeniem jest brak możliwości realizacji cykli DMA, gdyż wszystkie sygnały interfejsu sterujące pracą kontrolera DMA są podłączone do płyty głównej i nie mogą być wykorzystywane przez kontroler DMA znajdujący się na płycie zewnętrznej. Gdy karta zewnętrzna jest masterem na magistrali, kontroler DMA wstrzymuje sygnał AEN co umożliwia urządzeniom we/wy normalne odszyfrowanie adresu i udostępnienie go karcie zewnętrznej. Gdy sygnał AEN jest zabroniony, cykle transmisji DMA są niemożliwe (więcej szczegółów w rozdziale opis sygnału). AEN, w rozdz. 3). Dodatkowo cykle DMA nie mogą być realizowane na magistrali również dlatego, że kanał kontrolera DMA, przez który przechwycono magistralę, jest zajęty, a inne kanały kontrolera DMA nie mogą być wykorzystane do czasu zwolnienia zajętego wcześniej, tj. do czasu zwolnienia autobusu przez zewnętrzną tablicę, która go przechwyciła. UWAGA: Oprogramowanie obsługujące kartę zewnętrzną jako master magistrali musi zapewniać możliwość wykorzystania kanałów DMA wyłącznie w trybie kaskadowym. W przeciwnym razie karta zewnętrzna nie będzie mogła przechwycić magistrali. UWAGA: Karta zewnętrzna rozpoczyna każdy cykl dostępu jako 16-bitowy, jednak w przypadku sygnału -PAMIĘĆ CS16 Lub -we/wy CS16 nie zostanie włączony, pętla zakończy się jako 8-bitowa. W takim przypadku moduł wymiany bajtów na płycie głównej określi, które linie danych ( SD<15...8>
Lub SD<8...0>
) bajt informacji jest przesyłany na podstawie analizy sygnału -SBHE I SA0. UWAGA! Karta zewnętrzna, która przechwyciła magistralę, musi generować sygnał nie rzadziej niż co 15 μs -ODŚWIEŻAĆ aby zażądać od sterownika regeneracji regeneracji pamięci. Podczas wykonywania cyklu regeneracji pamięci sterownik regeneracji generuje sygnały adresowe i rozkazowe oraz analizuje je KANAŁ WE/WY RDY, ale płyta zewnętrzna, która wygenerowała sygnał -ODŚWIEŻAĆ, po zakończeniu cyklu regeneracji usuwa ten sygnał i nadal pozostaje urządzeniem nadrzędnym w magistrali. W razie potrzeby wykonaj sygnał kilku cykli regeneracji -ODŚWIEŻAĆ może być utrzymywany przez zewnętrzną tablicę przez cały czas wymaganej liczby cykli regeneracji. Kontroler regeneracji pamięci nie może przejąć samej magistrali, dopóki kontroler DMA (a mianowicie za jego pośrednictwem płytka zewnętrzna stanie się masterem na magistrali) nie zwolni jej sygnałem na czas regeneracji -ODŚWIEŻAĆ. Karta zewnętrzna może pracować w trybie DMA tylko wtedy, gdy kontroler DMA jest masterem na magistrali. W trybie DMA dane są zawsze przesyłane pomiędzy urządzeniem wejścia/wyjścia a pamięcią na karcie zewnętrznej. W trybie bezpośredniego wejścia/wyjścia dane są przesyłane pomiędzy pamięcią a urządzeniem wejścia/wyjścia na płycie zewnętrznej. Karta zewnętrzna, która odpowiada na magistrali jako urządzenie 8- lub 16-bitowe, musi wykorzystywać odpowiednio 8- lub 16-bitowe kanały kontrolera DMA. W tabeli Rysunek 2.2 przedstawia stan sygnałów na magistrali dla trybu DMA. UWAGA! Istnieje kilka specjalnych kwestii, na które należy zwrócić uwagę podczas wykonywania cykli przesyłania danych pomiędzy 8-bitowymi urządzeniami we/wy a 16-bitową pamięcią na płycie zewnętrznej. Najpierw płyta zewnętrzna musi przeanalizować sygnały -SBHE I SA0 do prawidłowej identyfikacji przesyłanych danych. Po drugie, podczas zapisywania do airwave z pamięci na płycie zewnętrznej, moduł wymiany bajtów na płycie głównej określi, która połowa magistrali danych ( SD<15...8>
Lub SD<7...0>
) bajt powinien zostać wysłany; Po przeanalizowaniu -SBHE i SA0, karta zewnętrzna musi określić, do której połowy szyny danych wysłać bajt danych. Po trzecie, podczas odczytywania fali radiowej do pamięci na płycie zewnętrznej, moduł wymiany bajtów wysyła również bajt danych do pamięci albo przez wyższą połowę magistrali danych SD<15...8>
lub przez młodszą połowę SD<7...0>
. Zewnętrzna tablica sygnalizacyjna -SBHE I SA0 musi określić, kiedy przenieść swoje wyjścia do trzeciego stanu w dolnej połowie szyny danych SD<7...0>
aby uniknąć kolizji z oponą. Płyta zewnętrzna może wymieniać 16-bitową pamięć w trybie DMA zarówno z 8-bitowymi urządzeniami I/O, jak i 16-bitowymi. Jeśli jednak karta zewnętrzna jest pamięcią 8-bitową, wówczas w trybie DMA może komunikować się tylko z 8-bitowymi urządzeniami we/wy. Inna funkcja ma zastosowanie, gdy kontroler DMA zapisuje dane do 8-bitowego urządzenia wyjściowego na płycie zewnętrznej z 16-bitowej pamięci. Jeżeli taka karta zewnętrzna jest zainstalowana w slocie 16-bitowym i może pracować w trybie 16-bitowym, to w tym przypadku musi obsługiwać górną połowę magistrali danych SD<15...8>
w trzecim stanie, aby uniknąć kolizji sygnałów w autobusie. UWAGA! Gdy kontroler DMA jest masterem na magistrali, ignoruje sygnał -0WS, zatem jeśli jako pamięć 16-bitowa używana jest płytka zewnętrzna i komunikacja z nią odbywa się poprzez kontroler DMA, zastosowanie w takim tablica nie ma sensu. Normalny dostęp do karty zewnętrznej jako pamięci lub urządzenia we/wy. Karta zewnętrzna staje się normalną pamięcią lub zasobem we/wy, jeśli głównym modułem magistrali jest procesor lub inna płyta zewnętrzna. UWAGA! Istnieją cechy takiego wykorzystania karty zewnętrznej, jeśli jest ona zainstalowana w gnieździe i uczestniczy w wymianie danych jako pamięć 8-bitowa lub fala powietrzna podczas całego cyklu dostępu. Podczas odczytywania danych na taką zewnętrzną kartę, tasator bajtów będzie tasował dane pomiędzy magistralami SD<15...8>
Lub SD<7...0>
do prawidłowego odbioru danych przez płytkę zewnętrzną. Karta zewnętrzna musi obsługiwać swoje wyjścia SD<15...8>
w trzecim stanie, gdyż w przeciwnym razie kolizja sygnałów na magistrali danych jest nieunikniona. UWAGA! Kiedy niektóre karty zewnętrzne staną się urządzeniami nadrzędnymi magistrali, mogą zignorować sygnał KANAŁ WE/WY RDY Lub -0WS i wykonaj cykl dostępu jako cykl dostępu do pamięci 8- lub 16-bitowej. Jednak wszelkie karty zewnętrzne muszą wrócić do urządzenia głównego na magistrali JEST Sygnały te są opcjonalne, ponieważ jeśli procesor jest jednostką nadrzędną na magistrali, wykorzystuje te sygnały do określenia czasu trwania cyklu dostępu. Wszystkie karty zewnętrzne znajdują się w trybie resetowania, gdy sygnał jest włączony ZRESETUJ NAPĘD; w przeciwnym razie ten tryb nie będzie możliwy. Wszystkie wyjścia trójstanowe na karcie muszą znajdować się w stanie trzecim, a wszystkie wyjścia z otwartym kolektorem muszą znajdować się w stanie logicznego jedynki przez co najmniej 500 ns po włączeniu sygnału. ZRESETUJ NAPĘD. Wszystkie karty zewnętrzne muszą zakończyć inicjalizację w ciągu 1 ms od włączenia sygnału ZRESETUJ NAPĘD i być przygotowanym na wykonanie cykli dostępu do magistrali. Wszelkie operacje na magistrali możliwe są dopiero po wyłączeniu sygnału ZRESETUJ NAPĘD. Kontroler regeneracji pamięci wykonuje cykle odczytu pamięci pod specjalnymi adresami na płycie głównej i płytach zewnętrznych, aby zregenerować informacje w dynamicznych układach pamięci. Co 15 µs sterownik próbuje uzyskać dostęp do magistrali w celu rozpoczęcia cyklu regeneracji. Jeżeli w tym momencie masterem na magistrali jest procesor centralny, wówczas zwalnia ona magistralę dla sterownika regeneracji. Jeżeli w tym momencie magistrala zostanie przechwycona przez kartę zewnętrzną, sterownik regeneracji wykona cykl regeneracji tylko wtedy, gdy płyta zewnętrzna wygeneruje sygnał -ODŚWIEŻAĆ. Jeśli w tym momencie masterem na magistrali był kontroler DMA, wówczas cykl regeneracji nie może zostać zakończony, dopóki magistrala nie zostanie zwolniona. Kiedy wykonywany jest cykl regeneracji, sterownik regeneracji generuje sygnały adresu SA<7...0>z jednym z 256 możliwych adresów regeneracji. Pozostałe linie adresowe są niezdefiniowane i mogą znajdować się w trzecim stanie. Cykl ten może zostać opóźniony przez sygnał I/O CH RDY przy włączonych sygnałach -SMEMR I -PAMIĘĆ. UWAGA! Cykle regeneracji muszą być wykonywane co 15 µs, aby wyliczyć wszystkie 256 adresów w ciągu 4 ms. Jeżeli ten warunek nie zostanie spełniony, dane zapisane na stercie mogą zostać utracone. W tym rozdziale omówiono charakterystyki magistrali niezależne od typu urządzenia zajmującego magistralę. Maksymalna przestrzeń adresowa pamięci obsługiwana przez magistralę JEST, 16 MB (24 linie adresowe), ale nie wszystkie gniazda w pełni obsługują tę przestrzeń adresową. Kiedy master magistrali uzyskuje dostęp do pamięci na płycie głównej lub pamięci zainstalowanej w gnieździe, musi włączyć sygnały -PAMIĘĆ Lub -MEMW; sprzęt na płycie głównej dodatkowo umożliwia przesyłanie sygnałów -SMEMR I -SMEMW, jeśli wymagany adres mieści się w pierwszym megabajcie przestrzeni adresowej. Tylko linie są podłączone do 8-bitowych gniazd -SMEMR I -SMEMR, SD<7...0>
I SA<19...0>
; dlatego karty zewnętrzne zainstalowane w 8-bitowych gniazdach mogą być albo tylko 8-bitowymi urządzeniami we/wy, albo 8-bitową pamięcią w pierwszym megabajcie przestrzeni adresowej. Karty zewnętrzne instalowane w slotach 8/16-bitowych akceptują wszystkie sygnały poleceń, adresy i dane; mogą być 8- lub 16-bitowe, a ich przestrzeń adresowa może mieć dowolną wielkość w granicach 16 MB. Cykl dostępu do takich kart zewnętrznych kończy się na 16-bitowym, jeśli karta umożliwia sygnał -we/wy CS16 Lub -PAMIĘĆ CS16. UWAGA: Pamięć na płycie głównej lub karcie zewnętrznej jest uznawana za zasób 16-bitowy tylko wtedy, gdy sygnał jest włączony -PAMIĘĆ CS16. Sygnał ten jest generowany z sygnałów adresowych LA.<23...17>
; dlatego dostęp do pamięci 16-bitowej można uzyskać tylko w blokach 128 KB; wewnątrz takiego bloku pamięć nie może być częściowo 8-bitowa, a częściowo 16-bitowa, ponieważ niemożliwe jest jednoznaczne wygenerowanie sygnału poprzez dostęp do mniejszego bloku -PAMIĘĆ CS16. Głębia bitowa wewnątrz takiego bloku musi być taka sama podczas dostępu do dowolnego adresu w promieniu 128 KB. UWAGA! Dynamiczne układy pamięci wymagają cykli odświeżania co 15 µs. Jeśli cykle odświeżania są wykonywane rzadziej niż 15 µs, dane w pamięci mogą zostać utracone. FUNKCJE PŁYT ZEWNĘTRZNYCH Pamięć dynamiczna na płycie głównej może mieć dwa typy organizacji - 16-bitową lub 32-bitową. Ale pojemność pamięci na płycie głównej jest brana pod uwagę tylko przez centralny procesor; w przypadku płyt zewnętrznych pamięć dynamiczna na płycie głównej jest zawsze tylko 16-bitowa. Pamięć ROM na płycie głównej zawierająca BIOS (bazowy system wejścia/wyjścia) również jest zawsze 16-bitowa. Maksymalna przestrzeń adresowa dla urządzeń we/wy obsługiwana przez magistralę ISA wynosi 64 KB (16 linii adresowych). Wszystkie gniazda obsługują 16 linii adresowych. Pierwsze 256 adresów jest zarezerwowanych dla urządzeń znajdujących się z reguły na płycie głównej - rejestrów kontrolera DMA, kontrolera przerwań, zegara czasu rzeczywistego, licznika czasu i innych urządzeń niezbędnych do kompatybilności AT różnych komputerów. FUNKCJE PŁYT ZEWNĘTRZNYCH Pomimo faktu, że do wyboru adresu w powietrzu dostępnych jest wszystkie 16 sygnałów adresowych, tradycyjnie w komputerach serii IBM PC/XT/AT do adresów w powietrzu używano tylko pierwszych 10 bitów adresu. Oznacza to, że adresy z kolejnych bloków kilobajtowych będą dekodowane w taki sam sposób, jak adresy w pierwszym kilobajcie adresów fal radiowych. Dlatego w przypadku nowo opracowanych kart zewnętrznych należy zastosować „okna” w bieżącym rozkładzie adresów standardowych fal radiowych dla komputerów IBM PC/AT. Aby zwiększyć ilość wykorzystywanych adresów airwave (jeśli zajdzie taka potrzeba), można wykorzystać przestrzeń adresową wybranego okna z przesunięciem o 1 KB lub jego wielokrotność. Oczywiście karta zewnętrzna w tym przypadku musi zdekodować więcej niż 10 linii adresowych. Linie żądań przerwań są bezpośrednio podłączone do kontrolerów przerwań typu Intel 8259A. Kontroler przerwań odpowie na żądanie na takiej linii, jeśli sygnał na nim zmieni się z niskiego na wysoki. Opona JEST nie ma linii potwierdzających otrzymanie żądania przerwania, więc urządzenie żądające przerwania musi samo ustalić na podstawie reakcji procesora, czy jego żądanie zostało odebrane. FUNKCJE PŁYT ZEWNĘTRZNYCH Linie żądań przerwań są podłączone do wszystkich szczelin i są przetwarzane przez kontroler przerwań na narastającym zboczu sygnału. Przed instalacją nowej karty zewnętrznej, jeśli wykorzystuje ona w swoim działaniu kontroler przerwań, należy sprawdzić, czy istnieje wolna linia żądania przerwania i zastosować ją w przypadku nowej karty zewnętrznej. Jeżeli ten warunek nie zostanie spełniony, w autobusie mogą wystąpić sytuacje konfliktowe. Procesor lub karta zewnętrzna może wykonywać 8- lub 16-bitowe cykle dostępu, przy czym wszystkie cykle zawsze zaczynają się od 16-bitów, a kończą jako 8- lub 16-bitowe. Cykl dostępu zostanie zakończony jako 8-bitowy, jeśli urządzenie, do którego uzyskuje się dostęp, blokuje sygnał -we/wy CS16 Lub -PAMIĘĆ CS16. Zmieniacz bajtów zawsze znajduje się na płycie głównej. Jego zadaniem jest precyzyjne dopasowywanie rozmiaru danych wymienianych pomiędzy urządzeniami. Na ryc. Rysunek 3.1 pokazuje miejsce swapera bajtów podczas przesyłania danych między urządzeniem głównym a zasobem, do którego uzyskuje się dostęp. W tabeli 3.1 podsumowuje wszystkie informacje dotyczące zamiany bajtów podczas cykli dostępu. Bajty są zamieniane z magistrali SD<15...0>
(WYSOKI BYTE - starszy bajt) wł SD<7...0>
(LOW BYTE - młodszy bajt) lub odwrotnie. W tabeli transfer bajtów z magistrali SD<15...0>do SD<7...0>oznaczone jako H > L, odwrotnie - L< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются. Tabela 3.1. Mistrz autobusu Dostęp do zasobu Zakończenie cyklu Rozmiar danych Rozmiar danych Rozmiar danych Trasa czytaj, pisz Na ryc. Rysunek 3.2 pokazuje lokalizację modułu wymiany bajtów dla cykli przesyłania danych w trybie DMA. W tabeli 3.2 podsumowuje wszystkie informacje dotyczące zamiany bajtów podczas cykli DMA. Bajty są zamieniane z magistrali SD<15...0>
(WYSOKI BAJT) włączony SD<7...0>
(NISKI BYTE) lub odwrotnie. W tabeli prześlij bajt z magistrali SD<15...0>
NA SD<7...0>
oznaczone jako H > L, odwrotnie - L< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются. Tabela 3.2. Urządzenie we/wy Kontroler DMA Zakończenie cyklu Rozmiar danych Rozmiar danych -PAMIĘĆ CS16 Rozmiar danych czytaj pisz Zabroniony W tym rozdziale opisano wszystkie sygnały na magistrali ISA. Dla lepszego zrozumienia działania magistrali wskazane jest podzielenie wszystkich sygnałów na 7 grup: ADRESY, DANE, SYGNAŁY ZEGARA, SYGNAŁY ROZKAZÓW, SYGNAŁY TRYBU DMA, SYGNAŁY STEROWANIA CENTRALNEGO, SYGNAŁY PRZERWA, ZASILANIE. Informacja o kierunku sygnałów (wejście, wyjście lub dwukierunkowość) podawana jest względem mastera na magistrali. Grupa sygnałów adresowych obejmuje adresy generowane przez aktualnego mastera na magistrali. Na magistrali ISA występują dwa rodzaje sygnałów adresowych: SA<19...0>
I LA.<23...17>
. SA<19...0>
Sygnały adresowe tego typu dostarczane są do magistrali z rejestrów adresowych, w których adres jest zatrzaskiwany. Sygnały SA<19...0>
zezwalaj na dostęp do pamięci tylko w najniższym megabajcie przestrzeni adresowej. Podczas uzyskiwania dostępu do urządzenia we/wy dostępne są tylko sygnały SA<15...0>
SA<19...16>
nieokreślony. Podczas cykli regeneracji adresów tylko sygnały SA<7...0>
mają realne znaczenie i stan sygnałów SA<19...8>
niezdefiniowany i te piny muszą być w trzecim stanie dla wszystkich urządzeń na magistrali. FUNKCJE PŁYT ZEWNĘTRZNYCH Karta zewnętrzna, która stała się masterem na magistrali, musi przepuszczać sygnał -ODŚWIEŻAĆ aby zregenerować pamięć, w tym przypadku płyta zewnętrzna musi przenieść swoje sterowniki sygnału adresu wyjściowego do trzeciego stanu. LA.<23...17>
Sygnały tego typu wchodzą na magistralę bez zatrzaskiwania się w rejestrach. Gdy centralny procesor jest masterem na magistrali, wówczas wartości sygnałów są na liniach LA.<23...17>
prawdziwe podczas generowania sygnału BELA i mogą mieć dowolną wartość na końcu cyklu dostępu. Jeżeli masterem na magistrali jest kontroler DMA, sygnały LA.<23...17>
true przed rozpoczęciem sygnału -PAMIĘĆ Lub -MEMW i są przechowywane do końca cyklu. Podczas wykonywania cykli dostępu do pamięci sygnały LA.<23...17>
są zawsze prawdziwe, a podczas uzyskiwania dostępu do urządzeń we/wy sygnały te są na poziomie logicznym „0”. Podczas wykonywania cykli regeneracji stan linii LA.<23...17>
jest niezdefiniowana i wszystkie zasoby na magistrali muszą utrzymywać swoje wyjścia na tych liniach w trzecim stanie. ZALECENIA: Do sygnałów „zatrzaskowych”. LA. Należy stosować wyłącznie rejestry z potencjałem wejściowym. Dzieje się tak dlatego, że w tym przypadku nowy prawdziwy adres pojawi się na wyjściu rejestru na początku sygnału BELA(a nie na jego opadającym zboczu) i dodatkowo podczas cykli dostępu do pamięci przez innego mastera, a nie CPU, sygnał BELA utrzymywany jest w stanie logicznym „1”, a rejestr z wejściem potencjałowym stanie się po prostu wzmacniaczem sygnału LA.(co jest wymagane w tym przypadku). FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna jest masterem na magistrali, to sygnały LA.<23...17>
musi być prawdą przed rozpoczęciem sygnału -PAMIĘĆ Lub -MEMW i tak pozostanie do końca cyklu. -ODŚWIEŻAĆ(należy pamiętać, że płyta zewnętrzna może to zrobić tylko będąc masterem na magistrali), wówczas sterownik regeneracji wygeneruje sygnały adresowe, więc płyta zewnętrzna powinna przenieść swoje wyjścia adresowe do stanu trzeciego. Sygnał -SBHE(System Bus High Enable - Włącz starszy bajt na magistrali systemowej) jest włączany przez centralny procesor w celu wskazania wszystkim zasobom magistrali, że linie SD<15...8>
wysyłany jest bajt danych. Sygnały -SBHE I SA0 służą do określenia, który bajt jest przesyłany na której połowie magistrali danych (zgodnie z tabelą 3.1). Sygnał -SBHE nie jest generowany przez sterownik regeneracji, gdy przejmuje magistralę, ponieważ nie ma przegrupowania bajtów i nie ma rzeczywistego odczytu danych. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna stanie się kartą nadrzędną na magistrali, wówczas musi generować sygnał -SBHE podobnie jak centralny procesor. Jeśli karta zewnętrzna będąca masterem na magistrali generuje sygnał -ODŚWIEŻAĆ, a następnie jego sygnał wyjściowy -SBHE należy przenieść do państwa trzeciego. BELA Sygnał BELA(Bus Address Latch Enable - Zezwolenie na „zatrzaśnięcie” adresu na magistrali) to stroboskop do zapisywania adresów wzdłuż linii LA.<23...17>
i informuje zasoby w magistrali, że adres jest prawdziwy i można go zatrzasnąć w rejestrze. Sygnał ten informuje również zasoby na magistrali o tym, że sygnały SA<19...0>
I -SBHE są prawdziwe. Gdy magistrala zostanie przechwycona przez kontroler DMA, sygnał BELA jest zawsze równa logicznej „1” (wytworzonej na płycie głównej), ponieważ sygnały LA.<23...17>
I SA<19...0>
true przed wygenerowaniem sygnałów poleceń. Jeśli sterownik regeneracji stanie się masterem na magistrali, to na linii BELA logiczny jeden poziom jest również obsługiwany, ponieważ sygnały adresowe SA<19...0>
true przed rozpoczęciem sygnałów poleceń. FUNKCJE PŁYT ZEWNĘTRZNYCH Gdy magistrala jest przechwytywana przez kartę zewnętrzną, sygnał BELA jest utrzymywany przez płytę główną w logicznym stanie „1” przez cały czas przechwytywania magistrali. Sygnały adresowe LA.<23...17>
I SA<19...0>
musi być prawdą w czasie, gdy karta umożliwia wysyłanie sygnałów poleceń. Jeśli procesor centralny jest procesorem głównym na magistrali i wykonuje cykl dostępu do zasobów na płycie zewnętrznej, wówczas sygnały LA.<23...17>
są prawdziwe tylko przez krótki czas, więc sygnał BALE musi zostać użyty do „zatrzaśnięcia” adresu w rejestrze. Kiedy magistrala jest przechwytywana przez jakiekolwiek urządzenie inne niż CPU, linia BALE jest utrzymywana na poziomie logicznym „1”. AEN Sygnał AEN Opcja Address Enable jest włączona, gdy kontroler DMA staje się masterem na magistrali i informuje wszystkie zasoby na magistrali, że na magistrali odbywają się cykle DMA. Dozwolony sygnał AEN informuje również wszystkie urządzenia I/O, że kontroler DMA ustawił adres pamięci i urządzenie I/O powinno być wyłączone na czas trwania sygnału AEN dekodowanie adresu. Sygnał ten jest wyłączony, jeżeli masterem na magistrali jest procesor centralny lub sterownik regeneracji. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna generuje sygnał -MASTER podczas wykonywania procedury nabycia magistrali, sygnał AEN jest wyłączany przez kontroler DMA, aby umożliwić karcie zewnętrznej dostęp do urządzeń we/wy. SD<7...0>
I SD<15...8>
Linie SD<7...0>
I SD<15...8>
z reguły nazywany jest także magistralą danych i wzdłuż linii SD15 przesyłany jest najbardziej znaczący bit i wzdłuż linii SD0- najmniej znaczący bit. Linie SD<7...0>- dolna połowa szyny danych, SD<15...0>
- górna połowa magistrali danych. Wszystkie zasoby 8-bitowe mogą komunikować się tylko w dolnej połowie magistrali danych. Wymianę danych pomiędzy 16-bitowym masterem na magistrali a 8-bitowym zasobem obsługuje moduł wymiany bajtów na płycie głównej (jego działanie ilustrują tabele 3.1 i rys. 3.1). FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli sygnał - ODŚWIEŻ włączone, wówczas karty zewnętrzne muszą przenieść swoje wyjścia na magistralę danych do trzeciego stanu, ponieważ podczas cykli regeneracji pamięci nie ma transferu danych. Sygnały z tej grupy sterują zarówno czasem trwania, jak i rodzajem cykli dostępu realizowanych na magistrali. W skład grupy wchodzi sześć sygnałów poleceń, dwa sygnały gotowości i trzy sygnały określające wielkość i rodzaj cyklu. Sygnały poleceń określają rodzaj urządzenia (pamięć lub fala powietrzna) i kierunek przesyłania (zapis lub odczyt). Gotowe sygnały kontrolują czas trwania cyklu dostępu, skracając go lub odwrotnie, wydłużając. -PAMIĘĆ I -SMEMR Sygnał -PAMIĘĆ(Memory Read) jest włączany przez urządzenie master na magistrali w celu odczytania danych z pamięci pod adresem określonym przez sygnały wzdłuż linii LA.<23...17>
I SA<19...0>
. Sygnał -SMEMR(Odczyt pamięci systemowej) jest funkcjonalnie identyczny z -MEMR, z tą różnicą, że sygnał -SMEMR włączone podczas odczytu pamięci w obrębie pierwszego megabajta przestrzeni adresowej. Sygnał -SMEMR -PAMIĘĆ -PAMIĘĆ o 10 nanosekund lub mniej. FUNKCJE PŁYT ZEWNĘTRZNYCH -PAMIĘĆ, od sygnału -SMEMR może zostać rozwiązany przez płytę główną tylko podczas odczytu z pamięci w pierwszym megabajcie przestrzeni adresowej. Jeśli karta zewnętrzna pozwala na sygnał -ODŚWIEŻAĆ -PAMIĘĆ do trzeciego stanu, a więc po rozwiązaniu sygnału -ODŚWIEŻAĆ sterownik regeneracji włączy ten sygnał. -MEMW I -SMEMW Sygnał -MEMW(Memory Write) jest włączany przez urządzenie master na magistrali w celu zapisu danych do pamięci pod adresem określonym przez sygnały wzdłuż linii LA.<23...17>
I SA<19...0>
. Sygnał -SMEMW(Zapis pamięci systemowej) jest funkcjonalnie identyczny z -MEMW, z tą różnicą, że sygnał -SMEMW włączone podczas zapisu do pamięci w obrębie pierwszego megabajta przestrzeni adresowej. Sygnał -SMEMW generowane na płycie głównej z sygnału -MEMW i dlatego jest opóźniony w stosunku do sygnału -PAMIĘĆ o 10 ns lub mniej. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna stanie się masterem na magistrali, może jedynie włączyć sygnał -MEMW, od sygnału -SMEMW może zostać rozwiązany przez płytę główną tylko podczas zapisu do pamięci w pierwszym megabajcie przestrzeni adresowej. Jeśli karta zewnętrzna pozwala na sygnał -ODŚWIEŻAĆ, wówczas musi przełączyć swoje wyjście zgodnie z sygnałem -MEMW do trzeciego stanu. -JA/LUB Sygnał -JA/LUB(Odczyt we/wy - odczyt urządzenia we/wy) jest włączany przez urządzenie główne na magistrali w celu odczytu danych z urządzenia we/wy pod adresem określonym przez sygnały SA<15...0>
. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna pozwala na sygnał -ODŚWIEŻAĆ, wówczas musi przełączyć swoje wyjście zgodnie z sygnałem -JA/LUB do trzeciego stanu. -I/OW Sygnał -I/OW(Zapis we/wy - zapis do urządzeń we/wy) jest włączany przez urządzenie główne na magistrali w celu zapisu danych do urządzenia we/wy pod adresem określonym przez sygnały SA<15...0>
. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna pozwala na sygnał -ODŚWIEŻAĆ, wówczas musi przełączyć swoje wyjście zgodnie z sygnałem -IOW do trzeciego stanu. -PAMIĘĆ CS16 Sygnał -PAMIĘĆ CS16 Wybór cyklu pamięci jest włączany przez pamięć 16-bitową, aby poinformować magistralę główną, że pamięć, do której uzyskuje dostęp, jest 16-bitowa i powinna wykonać 16-bitowy cykl dostępu. Jeśli sygnał ten jest wyłączony, na magistrali można wykonać tylko 8-bitowy cykl dostępu. Pamięć, do której uzyskuje się dostęp, musi generować ten sygnał na podstawie sygnałów adresowych LA.<23...17>
. -PAMIĘĆ CS16 ZALECENIA: Dekodowanie sygnałów LA. na zewnętrznej 16-bitowej karcie pamięci sygnał powinien być włączony -PAMIĘĆ CS16, jeżeli adres ustawiony na magistrali jest adresem tej karty zewnętrznej. Ponieważ sygnał ten jest z reguły ustalony na płycie głównej przy opadającym zboczu sygnału BELA, następnie obwód do dekodowania sygnałów LA i późniejszego tworzenia -PAMIĘĆ CS16 musi mieć minimalne możliwe opóźnienie (w przypadku komputerów z zegarem procesora 20 MHz, nie więcej niż 20 ns). FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna jest pamięcią 16-bitową, to musi poinformować o tym mastera na magistrali, włączając sygnał -PAMIĘĆ CS16. SA<15...0>
a niektóre urządzenia we/wy losowo włączą sygnał podczas dekodowania tego adresu -we/wy CS16, wówczas karta zewnętrzna powinna go zignorować podczas cyklu dostępu do pamięci. -we/wy CS16 Sygnał -we/wy CS16(Wybór cyklu we/wy) jest włączany przez 16-bitowe we/wy w celu poinformowania modułu głównego magistrali, że we/wy, do których uzyskuje dostęp, ma organizację 16-bitową i powinien wykonywać 16-bitowy cykl dostępu. Jeśli ten sygnał jest wyłączony, na magistrali można wykonać tylko 8-bitowy cykl dostępu powietrznego. Urządzenie pokładowe, do którego wykonywany jest cykl dostępu, musi generować ten sygnał na podstawie sygnałów adresowych SA<15...0>
. UWAGA: Sterownik DMA i sterownik regeneracji ignorują sygnał -we/wy CS16 podczas wykonywania cykli DAP i regeneracji pamięci. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli płyta zewnętrzna jest 16-bitowym urządzeniem pokładowym, musi poinformować o tym mastera na magistrali, włączając sygnał -we/wy CS16. Jeżeli karta zewnętrzna będąca kontrolerem nadrzędnym na magistrali generuje sygnały adresowe LA.<23...17>
a niektóre urządzenia pamięci losowo włączą sygnał podczas dekodowania tego adresu -PAMIĘĆ CS16, wówczas karta zewnętrzna musi to zignorować podczas cyklu dostępu do urządzenia pokładowego. KANAŁ WE/WY RDY Sygnał KANAŁ WE/WY RDY(I/O Channel Ready) to sygnał asynchroniczny generowany przez urządzenie, do którego uzyskuje się dostęp na magistrali. Jeśli sygnał ten zostanie wyłączony, cykl dostępu zostanie wydłużony, ponieważ na czas trwania zakazu dodane zostaną do niego cykle oczekiwania. Gdy modułem głównym na magistrali jest procesor centralny lub płyta zewnętrzna, wówczas każdy cykl oczekiwania to połowa okresu częstotliwości SYSCLK(dla częstotliwości zegara SYSCLK= czas zegara oczekiwania 8 MHz – 62,5 ns). Jeśli master na magistrali jest kontrolerem DDP, wówczas każdy cykl oczekiwania to jeden okres SYSCLK(Dla SYSCLK=8 MHz - 125 ns). Podczas uzyskiwania dostępu do pamięci na płycie zewnętrznej, CPU zawsze automatycznie wstawia jeden cykl oczekiwania (jeśli sygnał -0WS wyłączone), dlatego jeśli karta zewnętrzna ma wystarczający czas cyklu przy jednym cyklu oczekiwania, wyłącz sygnał KANAŁ WE/WY RDY nie wymagane. UWAGA: Podczas wykonywania cykli DMA urządzenia we/wy nie powinny generować tego sygnału, ponieważ urządzenie we/wy włącza sygnał DRQ dopiero po odebraniu lub wysłaniu prawdziwych danych przez urządzenie we/wy i wymagana jest dodatkowa kontrola czasu cyklu sygnał. KANAŁ WE/WY RDY NIE. Tylko urządzenia pamięci podczas cykli DMA mogą włączyć ten sygnał. Sygnał ostrzegawczy KANAŁ WE/WY RDY nie można wyłączyć na czas dłuższy niż 15 μs, ponieważ naruszenie tego wymagania grozi utratą danych w układach pamięci dynamicznej. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna jest masterem na magistrali, to musi odbierać i analizować sygnał KANAŁ WE/WY RDY podczas wykonywania cykli dostępu do innych zasobów. Gdy karta zewnętrzna pracuje w innych trybach, musi włączyć ten sygnał, gdy jest gotowa do zakończenia cyklu. KANAŁ WE/WY RDY i wykonuj wszystkie cykle dostępu jak normalne cykle dostępu do pamięci 8- lub 16-bitowej. Dlatego podczas instalowania płyty zewnętrznej w komputerze, co wymaga wydłużenia cyklu dostępu do sygnału KANAŁ WE/WY RDY, koniecznie upewnij się, że w Twoim komputerze nie ma takiej źle zaprojektowanej płyty zewnętrznej. -0WS Sygnał -0WS(0 stanów oczekiwania - 0 cykli oczekiwania) to jedyny sygnał w całej magistrali, który wymaga synchronizacji z częstotliwością po odebraniu przez urządzenie nadrzędne na magistrali SYSCLK. Jest ona aktywowana poprzez dostęp do zasobu przez CPU lub kartę zewnętrzną i informuje master na magistrali, że cykl dostępu musi zostać zakończony bez wstawiania zegara oczekiwania. UWAGA: Mimo że sygnał ten jest podłączony do 8-bitowego gniazda karty, nie może być używany przez zasób 8-bitowy. Można go używać tylko podczas uzyskiwania dostępu do 16-bitowej pamięci zainstalowanej w gnieździe, gdy procesor lub karta zewnętrzna jest jednostką główną na magistrali. Sygnał ten jest ignorowany podczas uzyskiwania dostępu do źródła powietrza lub gdy sterownik DMA lub sterownik regeneracji jest urządzeniem nadrzędnym na magistrali. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna jest masterem na magistrali, musi odbierać sygnał -0WS z zasobów, do których uzyskuje dostęp, i wykonuje cykle dostępu do tych zasobów bez dodatkowych cykli oczekiwania. Gdy karta zewnętrzna ma pamięć 16-bitową, wówczas musi umożliwiać przesyłanie sygnału -0WS, jeśli prędkość tej pamięci pozwala na wykonanie cykli dostępu bez wstawiania dodatkowego cyklu oczekiwania. UWAGA! Niestety niektóre tablice zewnętrzne, stając się mistrzem na magistrali, ignorują sygnał -0WS i wykonuj wszystkie cykle dostępu jak normalne cykle dostępu do pamięci 8- lub 16-bitowej. -ODŚWIEŻAĆ Sygnał -ODŚWIEŻAĆ(Odświeżanie) jest włączane przez kontroler odświeżania w celu informowania wszystkich urządzeń na magistrali, że trwają cykle odświeżania pamięci. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli karta zewnętrzna jest masterem na magistrali, musi włączyć sygnał -ODŚWIEŻAĆ dla żądania regeneracji pamięci. W takim przypadku cykl regeneracji zostanie wykonany, nawet jeśli sterownik regeneracji nie jest urządzeniem nadrzędnym na magistrali. Grupę sygnałów sterowania centralnego tworzą sygnały o różnych częstotliwościach, sygnały sterujące i błędy. Sygnał -GOSPODARZ(Master) musi być wygenerowany tylko przez kartę zewnętrzną, która chce zostać masterem na magistrali. UWAGA! Jeśli sygnał -GOSPODARZ włączone na czas dłuższy niż 15 µs, wówczas karta zewnętrzna musi zażądać cyklu odświeżenia pamięci, włączając sygnał -ODŚWIEŻAĆ. FUNKCJE PŁYT ZEWNĘTRZNYCH Sygnał -GOSPODARZ dozwolone przez kartę zewnętrzną, która staje się masterem na magistrali, dopiero po otrzymaniu odpowiedniego sygnału -DACK z kontrolera DDP. Po sygnale -GOSPODARZ zostanie włączona, karta zewnętrzna musi odczekać co najmniej jeden okres częstotliwości SYSCLK, przed rozpoczęciem generowania sygnałów adresowych i danych oraz co najmniej dwa okresy SYSCLK przed wygenerowaniem sygnałów poleceń. -KANAŁ WE/WY CK Sygnał -KANAŁ WE/WY CK(Sprawdzanie kanału we/wy) może zostać rozpoznane przez dowolny zasób magistrali jako komunikat o błędzie krytycznym, którego nie można naprawić. Typowym przykładem takiego błędu jest błąd parzystości podczas dostępu do pamięci. Sygnał - CK wejścia/wyjścia musi być włączony na czas co najmniej 15 ns. Jeżeli w momencie generowania tego sygnału masterem na magistrali był sterownik DMA lub kontroler regeneracji, to sygnał -KANAŁ WE/WY CK zostaną zapisane do rejestru na płycie głównej i przetworzone dopiero po tym, jak centralny procesor stanie się masterem na magistrali. Sygnał ten jest zwykle podłączany do wejścia niemaskowalnego przerwania procesora i jego wygenerowanie powoduje zatrzymanie normalnej pracy komputera. FUNKCJE PŁYT ZEWNĘTRZNYCH Jeśli sygnał -KANAŁ WE/WY CK jest aktywowany w momencie, gdy masterem na magistrali jest karta zewnętrzna, jest ona zapisywana do rejestru na płycie głównej i będzie przetwarzana dopiero po przechwyceniu magistrali przez centralny procesor. ZRESETUJ NAPĘD Sygnał ZRESETUJ NAPĘD(Reset Driver) jest generowany przez centralny procesor w celu wstępnej konfiguracji wszystkich zasobów dostępowych na magistrali po włączeniu zasilania lub spadku jego napięcia. Minimalny czas rozdzielczości dla tego sygnału wynosi 1 ms. FUNKCJE PŁYT ZEWNĘTRZNYCH Karty zewnętrzne muszą przełączyć swoje wyjścia w stan trzeci na cały czas generowania tego sygnału. SYSCLK Sygnał SYSCLK(Zegar systemowy - częstotliwość systemowa) w tej książce przyjmuje się, że wynosi 8 MHz, chociaż z reguły częstotliwość ta jest taka sama jak częstotliwość zegara centralnego procesora na płycie głównej, ale z poziomem 50% (pod względem czasu trwania) logicznej „1”. Wszystkie cykle autobusów są proporcjonalne SYSCLK, ale wszystkie sygnały w autobusie z wyjątkiem -0WS, niezsynchronizowane z SYSCLK. FUNKCJE PŁYT ZEWNĘTRZNYCH Gdy płyta zewnętrzna jest masterem magistrali, może z niej korzystać SYSCLK do ustawienia długości cyklu, ale poza generowaniem -0WS, można zastosować dowolny sygnał synchronizacji. O.S.C. Sygnał O.S.C. generowane przez płytę główną zawsze ze stałą częstotliwością 14,3818 MHz z 45-55% (w czasie trwania) na poziomie logicznym „1”. Sygnał O.S.C. nie jest zsynchronizowany z żadnym SYSCLK z jakimkolwiek innym sygnałem na magistrali i dlatego nie można go używać do zastosowań wymagających synchronizacji z innymi sygnałami. Historycznie rzecz biorąc, sygnał ten wydawał się wspierać pierwsze kontrolery monitorów kolorowych dla komputerów osobistych z serii IBM PC. Sygnał ten jest wygodny w użyciu z kartami zewnętrznymi, ponieważ jest taki sam dla wszystkich modeli komputerów kompatybilnych z IBM PC/AT. Grupa sygnałów przerwań używana jest do żądania przerwania do procesora. UWAGA: Sygnały żądania przerwania są zazwyczaj dołączone do kontrolera przerwań typu Intel 8259A. Pomimo faktu, że każdy master na magistrali ma dostęp do kontrolerów przerwań (tak jak UVV), w celu zapewnienia kompatybilności oprogramowania tylko centralny procesor może obsługiwać kontroler przerwań. Przerwanie<15,14,12,11,10>
Przerwanie<9,7...3>
Przerwanie może zostać zażądane przez zasoby zarówno na płycie głównej, jak i na płytach zewnętrznych, poprzez rozpatrzenie odpowiedniego sygnału Przerwanie. Sygnał musi pozostać włączony do czasu potwierdzenia przerwania przez procesor, co zazwyczaj wiąże się z uzyskaniem przez procesor dostępu do zasobu, który zażądał przerwania. FUNKCJE PŁYT ZEWNĘTRZNYCH Żądanie przerwania jest zapisywane w wyzwalaczu w kontrolerze przerwań na zboczu narastającym sygnału żądania przerwania i musi być generowane przez mikroukłady z konwencjonalnymi wyjściami TTL. Dlatego wybierając linię żądania przerwania dla swojej karty zewnętrznej, należy upewnić się, że linia ta nie jest zajęta przez żadną inną kartę zewnętrzną. Sygnały te obsługują cykle przesyłania danych podczas bezpośredniego dostępu do pamięci. UWAGA: kanały DMA<3...0>obsługują tylko 8-bitowe przesyłanie danych. kanały DDP<7...5>obsługują wyłącznie transfery danych 16-bitowych. DRQ<7...5,0>
DRQ<3,2,1>
Sygnały DRQ(Żądanie DMA) są rozpoznawane przez zasoby na płycie głównej lub płytach zewnętrznych w celu żądania obsługi przez kontroler DMA lub przejęcia magistrali. Sygnał DRQ musi być włączony, dopóki kontroler DMA nie włączy odpowiedniego sygnału -DACK. FUNKCJE PŁYT ZEWNĘTRZNYCH Sygnały DRQ generowane są z wyjść konwencjonalnych mikroukładów TTL, dlatego instalując płytkę zewnętrzną w gnieździe magistrali ISA, należy prawidłowo wybrać kanał DMA, który nie powinien być zajmowany przez inne płytki zewnętrzne. -DACK<7...5,0>
-DACK<3,2,1>
Sygnały -DACK(Potwierdzenie DMA - potwierdzenie DMA) są akceptowane przez kontroler DMA jako potwierdzenie sygnałów żądania DRQ<7...5,3...0>
. Rozdzielczość odpowiedniego sygnału -DACK oznacza, że albo zostaną uruchomione cykle DMA, albo karta zewnętrzna przejęła magistralę. Regulamin Sygnał Regulamin(Terminal Count) jest włączany przez kontroler DDP, gdy zliczanie liczby transferów danych zostanie zakończone na którymkolwiek z kanałów DMA, czyli wszystkie transfery danych zostaną zakończone. Do zasilania zewnętrznych płytek w magistrali JEST Wykorzystuje się 5 napięć zasilania DC: +5 V, -5 V, +12 V, -12 V, 0 V (obudowa - masa). Do złącza 8-bitowego podłączone są wszystkie linie zasilające, z wyjątkiem jednej linii +5 V i jednej linii korpusu na dodatkowym złączu. Maksymalny dopuszczalny pobór prądu dla płytki zewnętrznej dla każdego napięcia zasilania podano w tabeli. 4.1. Tabela 4.1. Maksymalny pobór prądu przez kartę zewnętrzną Napięcie UWAGA! Dane podane w tabeli. 4.1 nie oznaczają, że każda z kart zewnętrznych zainstalowanych w slotach może pobierać taki prąd. Tabela informuje jedynie, jakie prądy mogą przepływać przez złącze(a) płytki zewnętrznej. Całkowity dopuszczalny pobór prądu dla wszystkich kart zewnętrznych jest zwykle ograniczony przez zasilacz komputera. Dlatego przed zainstalowaniem nowej karty zewnętrznej w gnieździe magistrali należy sprawdzić, czy w zasilaczu komputera znajduje się odpowiednia rezerwa na pobór prądu dla tej karty. Cykle autobusowe JEST zawsze asynchroniczny w odniesieniu do SYSCLK. Różne sygnały są włączane i wyłączane w dowolnym momencie; w dopuszczalnych odstępach czasu można w każdej chwili wygenerować także sygnały odpowiedzi. Jedynym wyjątkiem jest sygnał -0WS, z którymi należy zsynchronizować SYSCLK. W autobusie dostępne są 4 indywidualne typy cykli: Dostęp do zasobu, KUKS, Regeneracja, Przechwytywanie opon. Cykl Dostęp do zasobu jest wykonywany, jeśli procesor centralny lub płyta zewnętrzna jako urządzenia nadrzędne komunikuje się z różnymi zasobami na magistrali. Cykl DMA jest wykonywany, jeśli kontroler DMA jest masterem na magistrali i wykonuje cykle przesyłania danych pomiędzy pamięcią a urządzeniem pokładowym. Cykl regeneracji jest wykonywany wyłącznie przez sterownik regeneracji w celu regeneracji dynamicznych układów pamięci. Cykl przechwytywania magistrali jest wykonywany przez zewnętrzną płytkę, aby stać się mistrzem na magistrali. Strukturalnie cykle różnią się typem mastera na magistrali i rodzajami znajdujących się na nim zasobów dostępowych. W ramach rodzaju cyklu wyróżnia się jego różne rodzaje, ze względu na różny czas trwania każdego typu. Istnieją trzy rodzaje cykli Dostęp do zasobu: cykl z 0 cyklami oczekiwania - ten cykl jest najkrótszy ze wszystkich możliwych; cykl normalny - podczas wykonywania takiego cyklu zasób dostępowy nie blokuje sygnału gotowości KANAŁ WE/WY RDY- odtąd cykl tego typu będzie nazywany po prostu normalnym; cykl wydłużony – przy realizacji takiego cyklu zasób dostępowy wyłącza sygnał gotowości KANAŁ WE/WY RDY przez czas potrzebny zasóbowi na przyjęcie lub przesłanie danych – odtąd cykl tego typu będzie nazywany wydłużonym. W cyklach PDP i Regeneracyjnych również występują dwa rodzaje: normalny i rozszerzony, bazujące na tych samych warunkach opisanych powyżej, wszystkie rodzaje cykli zostaną opisane szczegółowo i dodatkowo w Rozdziale. Rysunek 6 przedstawia diagramy czasowe wszystkich typów cykli. Procesor rozpoczyna cykl Dostęp do zasobu generowanie sygnału BELA, informując wszystkie zasoby o prawdziwości adresu w wierszach SA<19...0>
, a także do ustalania adresów według zasobów wzdłuż linii LA.<23...17>
. Zasoby muszą informować procesor o rozdzielczości sygnału -PAMIĘĆ CS16 Lub -we/wy CS16że cykl musi być 16-bitowy; w przeciwnym razie pętla zakończy się jako 8-bitowa. Procesor również wydaje instrukcje -PAMIĘĆ, -MEMW, -IORC I -IOWC określenie rodzaju zasobu (pamięć lub fala powietrzna), a także kierunku przesyłania danych. Jeśli dostęp do pamięci nastąpi w pierwszym megabajcie przestrzeni adresowej, wówczas sygnał również zostanie rozwiązany -SMEMR Lub -SMEMW. Zasób dostępowy, który musi zmienić czas cyklu, musi odpowiedzieć sygnałem -0WS Lub KANAŁ WE/WY RDY aby poinformować procesor o czasie trwania cyklu dostępu. FUNKCJE PŁYT ZEWNĘTRZNYCH Karta zewnętrzna, która przechwyciła magistralę, również rozpoczyna cykl dostępu, generując sygnały adresowe, ale w przeciwieństwie do procesora nie potwierdza adresu sygnałem BELA. Na linii tego sygnału płyta główna utrzymuje poziom logiczny „1” przez cały czas przechwytywania magistrali przez kartę zewnętrzną. Dlatego płyta zewnętrzna musi generować prawdziwe sygnały zarówno wzdłuż linii SA<19...0>
i wzdłuż linii LA.<23...17>
zanim zaczną być włączane sygnały poleceń, zachowując adres do końca cyklu. Karta zewnętrzna musi także umożliwiać analizę sygnału -PAMIĘĆ CS16 I -we/wy CS16 i zgodnie z tymi sygnałami zakończyć pętlę jako 16- lub 8-bitową. Cykl dostępu z 0 cyklami oczekiwania jest najkrótszym możliwym cyklem na magistrali. Pętlę tę można wykonać tylko wtedy, gdy procesor lub płyta zewnętrzna (kiedy jest to master na magistrali) uzyskuje dostęp do 16-bitowej pamięci. Na początku cyklu master musi ustawić adres na liniach LA.<23...17>
aby wybrać blok pamięci o wielkości 128 KB. Jeśli sygnał nie jest dozwolony -PAMIĘĆ CS16, wówczas pętla zakończy się jako 8-bitowa (normalna lub rozszerzona), a pętla z 0 cyklami oczekiwania nie zostanie wykonana. Jeśli zasób pozwala na sygnał -PAMIĘĆ CS16, to musi włączyć sygnał -0WS w odpowiednim czasie po wydaniu sygnału sterującego -PAMIĘĆ Lub -MEMW aby zakończyć pętlę z 0 cyklami oczekiwania. Gdy sygnał jest zabroniony -0WS cykl kończy się normalnie lub przedłużony. UWAGI: Jeśli sygnał -0WS jest dozwolone przez zasób dostępu, wówczas master nie wymaga pozwolenia na sygnał KANAŁ WE/WY RDY– jest ignorowany. Tylko sygnał -0WS jest w autobusie JEST synchroniczny pod względem SYSCLK sygnał. FUNKCJE PŁYT ZEWNĘTRZNYCH Karta zewnętrzna, która przejęła magistralę, wykonuje cykl dostępu z 0 cyklami oczekiwania, podobnie jak procesor centralny. Procesor lub płyta zewnętrzna (jeśli posiada magistralę) może wykonać normalną pętlę podczas uzyskiwania dostępu do 8- lub 16-bitowego urządzenia lub pamięci. Po wydaniu sygnałów adresowych na magistralę, master udostępnia sygnały rozkazowe -PAMIĘĆ, -MEMW, -JA/LUB Lub -I/OW. W odpowiedzi zasób musi rozpoznać sygnał KANAŁ WE/WY RDY w odpowiednim momencie, w przeciwnym razie cykl zakończy się jako przedłużony. Pozwolenie KANAŁ WE/WY RDY zmusza mistrza do zakończenia cyklu w ustalonym czasie (okres ten jest wielokrotnością okresu SYSCLK, ale nie jest z nim zsynchronizowany). Czas trwania normalnego cyklu jest określony przez czas rozdzielczości sygnału -PAMIĘĆ, -MEMW, -JA/LUB Lub -I/OW co z kolei zależy od rozmiaru danych i adresu zasobu dostępowego. Rozszerzona pętla może być wykonywana przez procesor lub kartę zewnętrzną (jeśli jest ona właścicielem magistrali) podczas uzyskiwania dostępu do 8- lub 16-bitowego urządzenia lub pamięci. Master magistrali wykonuje rozszerzoną pętlę, jeśli zasób, do którego uzyskuje się dostęp, nie umożliwia sygnału w odpowiednim czasie po włączeniu sygnału polecenia. KANAŁ WE/WY RDY. Urządzenie nadrzędne nadal włącza sygnał polecenia, dopóki zasób nie pozwoli na sygnał KANAŁ WE/WY RDY. Okres przedłużonego cyklu jest również wielokrotnością SYSCLK Sterownik regeneracji próbuje przejąć magistralę po upływie 15 µs od ostatniego cyklu regeneracji na dwa sposoby: jeżeli magistrala jest własnością procesora centralnego, to po wykonaniu bieżącego polecenia przekazuje magistralę do sterownika regeneracji; jeżeli magistrala jest własnością sterownika DMA, to magistrala zostanie przekazana do sterownika regeneracji dopiero po zakończeniu cykli przesyłu danych przez sterownik DMA. Cel następujących sygnałów podczas cyklu regeneracji ma oryginalną interpretację: -ODŚWIEŻAĆ- rozdzielczość tego sygnału wskazuje początek cyklu regeneracji; Adres- sterownik regeneracji generuje sygnały wyłącznie poprzez linie adresowe SA<7...0>, pozostałe sygnały adresowe nie są zdefiniowane; -PAMIĘĆ- sygnał -PAMIĘĆ włączony przez kontroler regeneracji, natomiast sygnał -SMEMR zostanie włączony przez płytę główną; SD<15...0>
- linie danych są ignorowane przez sterownik regeneracji i wszystkie zasoby na magistrali muszą przesyłać swoje wyjścia liniami danych do stanu trzeciego; Sygnały te są ignorowane przez sterownik regeneracji: -PAMIĘĆ CS16 -we/wy CS16 FUNKCJE PŁYT ZEWNĘTRZNYCH Gdy karta zewnętrzna jest masterem na magistrali, musi niezależnie włączyć sygnał -ODŚWIEŻAĆ aby rozpocząć cykl regeneracji pamięci. Normalny cykl regeneracji jest uruchamiany przez sterownik regeneracji poprzez włączenie sygnału -PAMIĘĆ, w odpowiedzi zasób musi rozpoznać sygnał KANAŁ WE/WY RDY w odpowiednim momencie, w przeciwnym razie cykl zakończy się jako przedłużony. Długość cyklu jest w rzeczywistości określana jedynie na podstawie czasu trwania sygnału -PAMIĘĆ. Sterownik regeneracji wykonuje wydłużony cykl, jeśli co najmniej jeden zasób dostępu nie pozwala na sygnał KANAŁ WE/WY RDY w odpowiednim czasie po rozdzielczości sygnału -PAMIĘĆ. Sterownik regeneracji w dalszym ciągu udostępnia sygnał -PAMIĘĆ przed sygnałem KANAŁ WE/WY RDY zostanie włączona przez wszystkie zasoby magistrali. Okres przedłużonego cyklu jest również wielokrotnością SYSCLK, ale nie jest z nim zsynchronizowany. Cykl DMA jest podobny do cyklu dostępu realizowanego przez innego właściciela autobusu. Cykle DMA rozpoczynają się po włączeniu sygnału -DACK Kontroler DDP. Rozmiar przesyłanych danych zależy od użytego kanału DMA: kanały 0 do 3 są zdefiniowane dla 8-bitowego przesyłania danych, a kanały 5 do 7 są zdefiniowane dla 16-bitowego przesyłania danych. Sygnały -PAMIĘĆ CS16 I -we/wy CS1 6 są ignorowane przez sam kontroler DMA, ale sygnały te są wykorzystywane przez tasator bajtów na płycie głównej. Cykle DMA są wykonywane tylko pomiędzy pamięcią a urządzeniami we/wy. Sygnały adresowe generowane przez kontroler DMA zawierają tylko adres pamięci i nie zawierają adresu pokładowego. Proces przesyłania danych w cyklu DMA wygląda następująco: źródło danych umieszcza dane na magistrali, a odbiorca danych musi być w tym samym czasie gotowy na ich odbiór. Polecenia zapisu i odczytu są również włączone jednocześnie, aby prawidłowo wybrać kierunek przesyłania. W tym przypadku sygnał odczytu jest koniecznie włączony przed sygnałem zapisu, aby uniknąć kolizji pomiędzy buforami danych w obu zasobach. Urządzenie pokładowe żądające trybu DMA na magistrali zezwala na sygnał DRQ odpowiedni kanał. Jeśli masterem na magistrali jest procesor centralny, wówczas zwalnia on magistralę kontrolerowi DMA, który z kolei powiadamia kontroler pokładowy o pozwoleniu na sygnał -DACK rozpoczyna się cykl RAP. Ponieważ kontroler DMA generuje tylko adres pamięci, urządzenie pokładowe musi korzystać z sygnałów -JA/LUB, -I/OW I -DACK do odbioru lub transmisji danych w trybie DMA. Cykl DMA rozpoczyna się od włączenia sygnału -DACK odpowiedni kanał, a także sygnał AEN. Rozdzielczość sygnału AEN Kontroler DMA powiadamia wszystkie zasoby na magistrali, że adresy i sygnały poleceń są generowane przez kontroler DMA, a nie przez procesor centralny, kontroler regeneracji lub kartę zewnętrzną. Po rozpoznaniu sygnałów poleceń kontroler DMA analizuje sygnał KANAŁ WE/WY RDY w celu określenia czasu trwania cyklu. Jeśli cykl się wydłuża, wówczas okres wydłużenia jest wielokrotnością dwukrotnego okresu SYSCLK, chociaż nie jest zsynchronizowany z SYSCLK. UWAGA: Dane zapisywane w pamięci lub urządzeniu pokładowym muszą być prawdziwe przed włączeniem polecenia zapisu i pozostać prawdziwe do momentu wyłączenia polecenia zapisu. Normalna pętla jest wykonywana przez kontroler DMA dla 8- lub 16-bitowych transferów danych. Kontroler DMA umożliwia przesyłanie sygnałów -PAMIĘĆ, -MEMW, -JA/LUB I -I/OW, a pamięć, z którą przeprowadzana jest wymiana, musi umożliwiać sygnał KANAŁ WE/WY RDY w odpowiednim czasie, w przeciwnym razie cykl zakończy się jako przedłużony. Rozdzielczość sygnału KANAŁ WE/WY RDY powoduje, że sterownik kończy pętlę w ustalonym przedziale czasu; okres ten jest wielokrotnością okresu SYSCLK, ale nie jest z nim zsynchronizowany. Czas trwania rozdzielczości sygnału -PAMIĘĆ, -MEMW, -JA/LUB I -I/OW określa czas trwania całego cyklu, a czas ten zależy od rozmiaru danych dla różnych przestrzeni adresowych. Cykl rozszerzony DMA realizowany jest przez kontroler DMA w taki sam sposób, jak cykl normalny, z tą różnicą, że w cyklu rozszerzonym sygnał KANAŁ WE/WY RDY nie jest włączany w odpowiednim czasie po włączeniu sygnału sterującego. Kontroler DPM nadal zezwala na sygnały poleceń, dopóki urządzenie pokładowe nie zezwoli na ten sygnał KANAŁ WE/WY RDY. Okres czasu, o jaki wydłuża się cykl, jest w tym przypadku wielokrotnością dwukrotnego okresu SYSCLK, chociaż nie jest zsynchronizowany z SYSCLK. UWAGA: Sygnały adresowe LA.<23...0>
podczas normalnego cyklu dostępu muszą zostać zapisane do rejestru przez zasoby dostępowe, aby zapamiętać adres przez cały cykl. W przeciwieństwie do normalnych pętli, podczas wykonywania pętli DMA te sygnały adresowe są prawdziwe dla całej pętli DMA. UWAGA! Kanały DMA wykorzystywane przez karty zewnętrzne do przechwytywania magistrali muszą być zaprogramowane w trybie kaskadowym. Dowolna karta zewnętrzna zainstalowana w slocie może stać się kartą master na magistrali ISA. Zewnętrzna karta przechwytywania magistrali musi zaczynać się od włączenia sygnału DRQ Kanał DMA zaprogramowany w trybie kaskadowym. Kanał DMA zaprogramowany w trybie kaskadowym zakłada, że wszystkie cykle DMA zostały wykonane przez zasób zewnętrzny - w tym przypadku kartę zewnętrzną. Kontroler DMA reaguje na kartę zewnętrzną rozdzielczością sygnału -DACK; tablica zewnętrzna w odpowiedzi na -DACK pozwala na sygnał -GOSPODARZ. Po rozdzielczości sygnału -GOSPODARZ karta zewnętrzna musi poczekać jakiś czas, zanim będzie mogła rozpocząć cykle dostępu. Tabele w tym rozdziale pokazują zależności czasowe dla wszystkich cykli wyjaśnionych w poprzednim rozdziale. Wszystkie czasy podane są dla częstotliwości SYSCLK = 8 MHz, zatem jeśli projektowana płyta zewnętrzna ma pracować w komputerach o częstotliwości SYSCLK do 16 MHz, to wymagania dotyczące szybkości płyty zewnętrznej należy zaostrzyć o co najmniej dwa razy tyle, ile podano. W przypadku zasobów wszystkie czasy mierzone są na złączu zasobów dostępu. Czas z zakresu 0...11 ns dodawany jest w celu uwzględnienia czasu propagacji sygnału na magistrali. W niektórych przypadkach sygnał jest zwracany z zasobu, który był źródłem sygnału zsynchronizowanego ze zwracanym, wtedy dodawany jest czas 0...22 ns. Czas „0” oznacza teoretycznie minimalny możliwy czas i służy jedynie szacunkowo przy ustalaniu czasu cyklu. UWAGA: Tabele i diagramy czasowe pokazują tylko sygnały -MEMR i -MEMW, a nie sygnały -SMEMR i -SMEMW. Sygnały -SMEMR i -SMEMW są generowane z opóźnieniem od 0 do 10 ns w stosunku do sygnałów -MEMR i -MEMW w przypadkach, gdy procesor, sterownik DMA lub kontroler regeneracji jest masterem na magistrali. Jeśli masterem na magistrali jest karta zewnętrzna, opóźnienie można zwiększyć do 22 ns. UWAGA: We wszystkich tabelach taktowania TCLK oznacza okres zegara magistrali. Tabela 6.1. Zależności czasowe dla cykli z 0 cyklami oczekiwania, normalnych i rozszerzonych, dla 16- i 8-bitowych zasobów pamięci i fal radiowych. Parametr N Nazwa Kapitan autobusu (ns) Dostęp do zasobu (ns) Maks Maks LA.<23...17>ustawiony na BALE Szerokość impulsu BALE LA.<23...17>uratowany po BALE LA.<23...17> MEM CS16 prawda z Los Angeles<23...17> MEM CS16 odbywa się po Los Angeles<23...17> SA<19...0>ustawione przed poleceniem dla pamięci 16-bitowej SA<19...0>ustawić przed poleceniem dla 16- lub 8-bitowej fali radiowej SBHE jest ustawiane przed poleceniem dla pamięci 16-bitowej SBHE jest ustawiane przed poleceniem dla 16- lub 8-bitowych fal radiowych Czas trwania poleceń zapisu/odczytu podczas dostępu do pamięci 16-bitowej (cykl normalny lub rozszerzony) Czas trwania poleceń zapisu/odczytu podczas dostępu do 16-bitowych fal radiowych (cykl normalny lub rozszerzony) Czas trwania poleceń zapisu/odczytu podczas dostępu do pamięci 16-bitowej (0 cykli zegara) Czas trwania poleceń zapisu/odczytu podczas uzyskiwania dostępu do zasobów 8-bitowych (cykl normalny lub rozszerzony) SA<19...0>ustawiony na BALE Czas ustalania danych po sygnale odczytu pamięci 16-bitowej Czas ustalania danych po 16-bitowym sygnale odczytu UVV Czas ustalania danych po sygnale odczytu pamięci 16-bitowej dla cyklu z 0 cyklami oczekiwania d Czas ustalania danych po 8-bitowym sygnale odczytu Czas ustalania danych w cyklu zapisu do pamięci 16-bitowej Czas ustalania danych w cyklu zapisu do 16-bitowej fali radiowej Ustalanie czasu danych w cyklu zapisu do zasobu 8-bitowego SA<19...0>, -SBHE są usuwane po sygnale polecenia Czas zamknięcia polecenia podczas uzyskiwania dostępu do zasobu 16-bitowego Czas zamknięcia polecenia podczas uzyskiwania dostępu do zasobu 8-bitowego Odczytaj czas ustalania danych przed usunięciem polecenia Zatrzymywanie danych podczas czytania Zatrzymywanie danych podczas pisania Tłumaczenie sygnałów SD<15...0>do trzeciego stanu po usunięciu polecenia 0WS prawda z polecenia I/O CS16 prawda z SA<19...0> I/O CS16 zostaje wstrzymane po usunięciu SA<19...0> I/O CH RDY do rejestrowania „0” z polecenia 16-bitowego I/O CH RDY do rejestrowania „0” z polecenia 8-bitowego Czas trwania RDY I/O CH w dzienniku.”0” TCLK Usunięcie sygnału sterującego po włączeniu I/O CH RDY Zezwolenie na BALE po wyczyszczeniu polecenia Okres zegarowy (TCLK) Dane są ustawiane przed włączeniem I/O CH RDY LA.<23...17>utrzymywane po włączeniu polecenia dostępu do pamięci Czas trwania -0WS Wartość 0WS jest ustawiana przed spadkiem SYSCLK 0WS jest wstrzymywane po upadku SYSCLK Uwaga: (1) Los Angeles<23...17>są produkowane w taki sam sposób jak SA<19...0>, jeśli master na magistrali nie jest procesorem centralnym. Tabela 6.2. Zależności czasowe cyklu regeneracji pamięci. Parametr N Nazwa Sterownik regeneracji (ns) Karta zewnętrzna (ns) Maks Maks Czas trwania -MEMR/-SMEMR SA<19...0>zainstalowany wstępnie MEMR SA<19...0>odbywa się po wykonaniu polecenia I/O CH RDY do logowania. 0" z -MEMR/-SMEMR MEMR jest kasowany po włączeniu I/O CH RDY ODŚWIEŻANIE jest ustawione na -MEMR ODŚWIEŻANIE jest wstrzymywane po wyłączeniu -MEMR (1) SA<19...0>i -MEMR są utrzymywane w trzecim stanie po zahamowaniu -MEMR Opóźnienie powrotu sterowania magistralą po wyłączeniu -REFRESH UWAGA: (1) Sygnał -REFRESH można przytrzymać przez długi czas, aby wykonać wielokrotne cykle odświeżania pamięci. Tabela 6.3. Zależności czasowe dla cykli DMA Parametr N Nazwa Karta zewnętrzna jako źródło lub kontroler DMA (ns) Karta zewnętrzna jako odbiornik (ns) DACK, AEN są ustawione na -I/OR, -I/OW Adres jest ustawiany przed poleceniem I/OR jest ustawione na -MEMW MEMR jest ustawiony na -I/OW Dane są ustawiane z -I/OR(1) Dane są ustawiane z -MEMR(1) Dane mają rozdzielczość -MEMW Dane są ustawione na rozdzielczość -I/OW Polecenie odczytu jest wstrzymywane po wyłączeniu polecenia zapisu Adres jest ukrywany, gdy polecenia są zabronione Dane przechowywane po wyłączeniu poleceń(1) I/O CH RDY do logowania „0” z polecenia dostępu do pamięci (1) T/C ustawia się przed poleceniem T/C jest wstrzymywany, gdy polecenie jest zabronione Czas trwania -I/OR Czas trwania -MEMR Czas trwania -I/OW Czas trwania -MEMW DACK jest wstrzymywany po wyłączeniu polecenia AEN jest wstrzymywany po wyłączeniu polecenia DRQ aktywne od włączenia polecenia Dziennik czasu trwania. 0" I/O CH RDY UWAGA: (1) Nie dla kontrolera DMA, ale dla karty zewnętrznej. Tabela 6.4. Zależności czasowe dla cyklu odbioru autobusu Parametr N Nazwa Procesor, kontroler DMA, kontroler regeneracji (ns) Karta zewnętrzna (ns) DACK jest włączony po włączeniu DRQ (1) Opóźnienie -MASTER od -DACK 0 Kontroler DMA przełącza swoje wyjścia do trzeciego stanu AEN jest wstrzymywany po włączeniu opcji -MASTER Płyta zewnętrzna zaczyna generować sygnały adresu, danych i poleceń -Sygnał MASTER jest utrzymywany po wyłączeniu DRQ -Sygnał DACK wstrzymany po wstrzymaniu DRQ (2) Karta zewnętrzna przełącza swoje wyjścia w stan trzeci do czasu wyłączenia sygnału -MASTER CPU zaczyna generować swoje sygnały po wyłączeniu sygnału -MASTER Ryż. 6.5. Normalny i rozszerzony cykl zapisu/odczytu 8-bitowego urządzenia we/wy Ryż. 6.6. Normalny i wydłużony cykl regeneracji: 1 - Czas rozdzielczości sygnału -REFRESH można zwiększyć, aby wykonać kilka cykli regeneracji; 2 - Aktualny master na magistrali musi przenieść adres i sygnały poleceń do trzeciego stanu, zanim zostanie włączony sygnał REFRESH. Ryż. 6.7. Normalne i rozszerzone cykle DAP: 1 - DRQ może stać się ujemne w dowolnym momencie po -DACK; 2 - IO/CH RDY jest wyłączone, aby wstawić dodatkowe zegary oczekiwania. Każdy dodatkowy cykl zegara oczekiwania składa się z dwóch cykli zegara SYSCLK; 3 - Kontroler DMA aktywuje sygnał TC podczas ostatniej transmisji danych Ryż. 6.8. Cykl przechwytywania magistrali: (1) - kontroler DMA; (2) - Płyta zewnętrzna Przyporządkowanie pinów złącza pokazano od góry do dołu (przy zainstalowanej płycie zewnętrznej strona komponentów odpowiada prawej połowie złączy, a położenie listwy montażowej odpowiada górze). Złącze 36-pinowe: Obudowa (GND) Obudowa (GND) Obudowa (GND) Skróty ujawnione poniżej zostaną użyte później przy omawianiu wymagań dotyczących wydajności sygnału na magistrali. TRZY - wyjście trójstanowe. Posiada stany: aktywny niski poziom, aktywny wysoki poziom, wyłączony; OK - wyjście typu otwarty kolektor. Posiada stany: aktywny niski poziom, wyłączony; TTL - wyjście logiki tranzystor-tranzystor z dwoma stanami. Posiada stany: aktywny niski poziom, aktywny wysoki poziom; Iih - wysoki poziom prądu wejściowego. Prąd ten występuje, gdy wyjście z aktywnym wysokim poziomem jest podłączone do wejścia; Iil - prąd wejściowy o niskim poziomie. Prąd ten występuje, gdy do wejścia podłączone jest aktywne niskie wyjście. Ioh - prąd wyjściowy o wysokim poziomie. Charakteryzuje obciążalność wyjścia urządzenia na aktywnym wysokim poziomie; Iol - niski poziom prądu wyjściowego. Charakteryzuje obciążalność wyjścia urządzenia przy aktywnym niskim poziomie; Vih - napięcie wejściowe wysokiego poziomu; Vil - niski poziom napięcia wejściowego; Voh - napięcie wyjściowe wysokiego poziomu; Vol - niski poziom napięcia wyjściowego. Napięcia i prądy w obwodach sygnałowych na magistrali. Na magistrali ISA można używać tylko trzech typów urządzeń: TTL (logika tranzystorowo-tranzystorowa), TRI (trójstabilny) i OK (wyjście typu otwarty kolektor). Urządzenie TTL może mieć tylko ustalony kierunek – wejście lub wyjście. Urządzenie trójstanowe może być zarówno wejściem, jak i wyjściem, a dodatkowo znajdować się w trzecim stanie. nadajnik odbiorca nadajnik odbiorca UWAGI: (1) Voh=2,4 V Vih=2,7 V Vol=0,5 V Vil=0,4 V Wszystkie prądy w tabeli podano w miliamperach. Znak „-” przed wartością prądu oznacza, że prąd przepływa z płytki zewnętrznej do połączenia skrośnego płyty głównej. (2) Linię wyjściową typu otwarty kolektor można podłączyć do wejścia TTL. (3) Na linii z wyjściem typu otwarty kolektor prąd Ioh (prąd upływowy) nie powinien przekraczać 0,4 miliampera na każde gniazdo. Wykonanie własnych tablic zewnętrznych wymaga spełnienia szeregu warunków, oprócz tych podanych w tabeli. 7.4. Są to następujące warunki: Tabela 7.2. Wartości rezystorów i metoda połączenia Konsekwentnie Rezystory obciążające są instalowane na połączeniu krzyżowym płyty głównej w celu optymalizacji właściwości elektrycznych magistrali. Rezystory obciążenia są podłączone na dwa sposoby: Projektując płytkę zewnętrzną, należy również wziąć pod uwagę następujące kwestie: Jak wiadomo, magistrala to tak naprawdę zbiór przewodów (linii) łączących różne elementy komputera w celu zasilania ich i wymiany danych. W „minimalnej konfiguracji” autobus posiada trzy typy linii: Urządzenia podłączone do magistrali dzielą się na dwie główne kategorie – urządzenia nadrzędne i urządzenia podrzędne magistrali. Mastery magistrali to urządzenia zdolne do kontrolowania pracy magistrali, czyli inicjowania zapisu/odczytu itp. Urządzenia podrzędne magistrali są zatem urządzeniami, które mogą jedynie odpowiadać na żądania. To prawda, że są też „inteligentni niewolnicy”, ale na razie je zatuszujemy dla jasności. Cóż, to w zasadzie wszystko, co musisz wiedzieć o oponach, aby zrozumieć, o czym będziemy mówić dalej. W 1981 roku IBM wprowadził nową magistralę do użytku w komputerach serii PC/XT. Magistrala była niezwykle prosta w konstrukcji, zawierała 53 linie sygnałowe i 8 linii zasilających i była synchroniczną magistralą 8-bitową z przerwaniami parzystości i dwupoziomowymi (przerwania od zbocza wyzwalającego), gdy były używane, urządzenia żądały przerwań poprzez zmianę stanu odpowiednia linia IRQ od 0 do 1 lub z powrotem. Taki układ żądań przerwań pozwala tylko jednemu urządzeniu korzystać z każdego przerwania. Dodatkowo magistrala nie obsługiwała dodatkowych masterów magistrali, a jedynymi urządzeniami sterującymi magistralą był procesor i kontroler DMA na płycie głównej. Wady opony wynikające z prostoty konstrukcji są oczywiste. Dlatego w 1984 roku do użytku w komputerach IBM-AT („Advanced Technology”) wprowadzono nową wersję magistrali, nazwaną później ISA. Zachowując kompatybilność ze starszymi 8-bitowymi kartami rozszerzeń, nowa wersja magistrali posiadała szereg istotnych zalet, takich jak: Wdrożenie masteringu magistrali nie było szczególnie udane, ponieważ na przykład żądanie zwolnienia magistrali („zawieszenie autobusu”) skierowane do bieżącego mastera magistrali wymagało kilku cykli zegara, a każdy master musiał okresowo zwalniać magistralę aby umożliwić aktualizację pamięci (odświeżenie pamięci) lub przeprowadzić aktualizację samodzielnie. Aby zapewnić wsteczną kompatybilność z płytami 8-bitowymi, większość nowych funkcji została zaimplementowana poprzez dodanie nowych linii. Ponieważ AT został zbudowany na procesorze Intel 80286, który był znacznie szybszy niż 8088, konieczne było dodanie generatora stanu oczekiwania. Aby ominąć ten generator, używana jest wolna linia (pin B8 NOWS – „No Wait State”) oryginalnej 8-bitowej magistrali. Gdy ta linia jest ustawiona na 0, zegary oczekiwania są pomijane. Wykorzystanie oryginalnej linii magistrali jako NOWS umożliwiło programistom tworzenie „szybkich” płyt zarówno 16-, jak i 8-bitowych. Nowe gniazdo zawierało 4 nowe linie adresowe (LA20-LA23) i kopie trzech niższych linii adresowych (LA17-LA19). Konieczność takiego powielania wynikała z faktu, że linie adresowe XT były liniami zatrzaskowymi, a opóźnienia te prowadziły do spadku wydajności urządzeń peryferyjnych. Użycie zduplikowanego zestawu linii adresowych umożliwiło 16-bitowej karcie wykrycie na początku cyklu, że ktoś do niej uzyskiwany był dostęp, i wysłanie sygnału, że może obsłużyć komunikację 16-bitową. W rzeczywistości jest to kluczowy punkt zapewniający kompatybilność wsteczną. Jeśli procesor spróbuje uzyskać dostęp do płyty 16-bitowej, będzie mógł to zrobić tylko wtedy, gdy otrzyma od niego odpowiednią odpowiedź IO16. W przeciwnym razie chipset inicjuje dwa cykle 8-bitowe zamiast jednego 16-bitowego. I wszystko byłoby dobrze, ale bez opóźnienia jest tylko 7 linii adresowych, więc płyty korzystające z zakresu adresów mniejszego niż 128 KB nie mogły określić, czy przesłany adres znajdował się w ich zakresie adresowym i odpowiednio wysłać odpowiedź IO16. Dlatego wiele płyt, w tym płyty EMS, nie mogło korzystać z komunikacji 16-bitowej. Więcej szczegółów na temat działania magistrali ISA znajdziesz w opisie. Pomimo braku oficjalnego standardu i osiągnięć technicznych, magistrala ISA przekroczyła w 1984 roku potrzeby przeciętnego użytkownika, a dominacja IBM AT na rynku komputerów masowych doprowadziła do tego, że producenci kart rozszerzeń i klonów AT przyjęli ISA jako standardowy. Taka popularność magistrali doprowadziła do tego, że gniazda ISA są nadal obecne na wszystkich płytach głównych, a płyty ISA są nadal produkowane. Co prawda Microsoft w specyfikacji PC99 przewiduje rezygnację z ISA, ale jak mówią, na to jeszcze musimy poczekać. 
Ryż. 1.9 – Opcje kształtowania impulsów przy użyciu monostabilnych
Magistrala systemowa 1.2 ISA
1.2.1 Charakterystyka magistrali systemowej
1.2.2 Cechy konstrukcyjne modułów magistrali systemowej
1.3 Etapy projektowania modułu
1.4 Wnioski do rozdziału 1
2 Opracowanie schematu modułu
2.1 Informacje ogólne
2.2 Opracowanie uogólnionego diagramu modułowego
2.3 Wybór VLSI i opis jego budowy
Opis trybów pracy VLSI KR580VI53
, (2.1)
po przeliczeniu liczby załadowanej do licznika. Na podstawie sygnału GATE i po ponownym uruchomieniu licznika praca kanału w trybie 4 jest podobna jak w trybie 0.2.4 Wybór przestrzeni adresowej portów I/O
2.5 Rozwój elementów interfejsu modułu
2.6 Wybór podstawy elementu i opracowanie schematu elektrycznego
2.7 Wnioski do rozdziału 2
3 Rozwój modułów oprogramowania
3.1 Opracowanie modułu inicjującego oprogramowanie
3.2 Wnioski do rozdziału 3
Wniosek
załącznik A
(informacyjny)Bibliografia
Myachev A.A., Iwanow V.V. Interfejsy systemów komputerowych opartych na mini- i mikrokomputerach / Wyd. B.N. Naumowa. - M.: Radio i komunikacja, 1986.
Załącznik BTTL – logika tranzystor-tranzystor
Załącznik BModuł akumulacja dla wielowymiarowych problemów spektrometrii Mössbauera
Praca dyplomowa >> FizykaRozwój zautomatyzowany system kontroli zasilania dla tłoczni Ukhtinskaya
Praca dyplomowa >> FizykaRozwój skuteczne systemy bezpieczeństwa informacji w systemach zautomatyzowanych
Praca dyplomowa >> InformatykaRozwój informacyjny system referencyjny do rozliczania wagonów na torze dojazdowym przedsiębiorstwa
Praca dyplomowa >> Informatyka
1.1. Rodzaje urządzeń pracujących na magistrali ISA
2. Charakterystyka mistrzów w autobusie
2.1. procesor
2.2. Kontroler DMA
2.3. Tablica zewnętrzna
2.4. Tryby bezpośredniego dostępu do pamięci lub wejścia/wyjścia
2.5. Tryb resetowania
2.6. Kontroler regeneracji pamięci
3. Ogólny opis magistrali ISA
3.1. Przestrzeń adresowa podczas dostępu do pamięci
3.2. Przestrzeń adresowa dla urządzeń we/wy
3.3. Struktura przerwań
3.4. Zamiana bajtów
4. Opis sygnałów na magistrali ISA
4.1. Sygnały adresowe
4.2. Sygnały poleceń
4.3. Centralne sygnały sterujące
4.4. Sygnały przerwania
4,5. Sygnały trybu DMA
4.6. Odżywianie
5. Cykle autobusowe
5.1. Cykl dostępu do zasobów
5.1.1. Cykl dostępu do zasobów — 0 cykli oczekiwania
5.1.2. Cykl dostępu do zasobów – cykl normalny
5.1.3. Cykl dostępu do zasobów – cykl rozszerzony
5.2. Cykl regeneracji - wprowadzenie
5.2.1. Cykl regeneracji – cykl normalny
5.2.2. Cykl regeneracji – cykl rozszerzony
5.3. Cykl DAP
5.3.1. Cykl TAP - Cykl normalny
5.3.2. Cykl DDP - Cykl rozszerzony
5.4. Cykl odbioru opon
6. Schematy czasowe magistrali ISA
Min
Maks
Min
Maks
Min Maks Min Maks
7. Charakterystyka złączy magistralnych
7.1. Przyporządkowanie pinów złączy zainstalowanych w gniazdach
SA14
7.2. Charakterystyki elektryczne sygnałów
nadajnik
7.4. Dodatkowe wymagania dla odbiorników i nadajników na płytkach zewnętrznych
7,5. Rezystory obciążenia magistrali
7.6. Charakterystyka mechaniczna płyty zewnętrznej
