CAD kompleksui spausdintinės plokštės

​

„Allegro“ pateikiama kaip pagrindinė licencija ir papildomų parinkčių rinkinys, kuris yra „papildomas“ prie pagrindinės licencijos ir suteikia galingesnes, specializuotas funkcijas įvairioms programoms.

Cadence Allegro ir OrCAD privalumai

Programos stabilumas ir be klaidų

Keičiamas nuo pigių OrCAD iki galingų Allegro parinkčių

Didžiulis informacinių dizainų ir bibliotekų pasirinkimas Allegro formatu

Aukščiausios klasės modeliavimas, integracija su PSpice ir Sigrity

Patogus apribojimų tvarkyklės taisyklių lentelės redaktorius

Didelis efektyvumas dirbant su sudėtingomis plokštėmis

Kodėl kūrėjai renkasi Cadence Allegro?

​

Schemų rengyklė, suderinama su OrCAD ir galimybe importuoti aukštos kokybės schemas, plokštes ir bibliotekas iš P-CAD, kartu su paprasta ir patogia sąsaja, todėl Cadence Allegro yra geriausias pasirinkimas laipsniškam sklandžiam perėjimui prie naujų technologijų. . Ataskaitos, integruotos į Allegro leidžia rodyti projektinę dokumentaciją pagal vieningą projektavimo duomenų lapą tiesiai iš CAD.

Patogus ryšys tarp schemų rengyklės ir PCB redaktoriaus leidžia „nuvilkti“ komponentą iš schemos ant plokštės jį dedant, pasirinkti komponentą schemoje ir pamatyti jį ant plokštės, pažymėti kaištį ar tinklelį ant plokštės. ir žiūrėkite schemoje. Vieningos įmonės komponentų bibliotekos funkcionalumas sumažina klaidų, susijusių su žmogiškuoju faktoriumi, skaičių.

Galite naudoti pačius įvairiausius bibliotekos komponentus ne tik iš standartinės atsargos, bet ir iš tokių interneto portalų kaip DigiKey, ActiveParts. Gauti komponentai gali būti įdiegti grandinėje tiesiai iš interneto, tada juos galima sureguliuoti ir įrašyti į vieną įmonės elektroninių komponentų biblioteką.

Galinga rankinio maršruto parinkimo funkcija leidžia akimirksniu nukreipti atskirus signalus, diferencines poras, autobusus ir tiesiog sugrupuotus jungčių rinkinius. Signalo ilgio išlyginimo sistema efektyviai atitinka visus šiuolaikinius reikalavimus, keliamus didelės spartos sąsajoms, tokioms kaip PCIe, Ethernet, HDMI, DDR (T-connections, Fly-By) ir kt.

Pilna integracija su įmonės komponentų bibliotekomis, PDM sistemomis (SolidWorks EPDM, Windchill, TeamCenter ir kt.), su mechaninėmis CAD sistemomis (Compass 3D, SolidWorks, Creo ir kt.), galimybė importuoti ir eksportuoti STEP komponentų modelius, korpusą ir Dėl spausdintinės grandinės surinkimo Cadence Allegro yra idealus sprendimas didelėms įmonėms, kurioms sudėtingą elektroniką.

Palyginimas su kitomis, paprastesnėmis CAD sistemomis

Štai ką kūrėjai sako perėję prie Allegro:

Ši sistema yra daug stabilesnė – o CAD sistemos, kuriose dirbome anksčiau, nuolat sustingdavo arba strigdavo vykdant sudėtingus projektus.

Lentelių taisyklių redaktorius yra daug patogesnis ir lengviau naudojamas nei taisyklės „išraiškų“ forma, be to, jis yra daug galingesnis.

Internetinės patikros nė kiek nesustabdo CAD darbo – tačiau anksčiau turėjome juos išjungti arba sumažinti jų skaičių, o galutinis KDR patikrinimas užtruko tiek ilgai.

Integruotas varžos ir sluoksnių struktūros skaičiavimas yra labai naudingas – tai išskiria Allegro iš kitų CAD sistemų.

„Allegro“ nėra tokios problemos kaip „nevisiškas linijų sujungimas su trinkelėmis“. Tai reiškia, kad mano grandinės ilgio taisyklės visada bus tinkamai laikomasi.

Skirtingai nuo kitų CAD sistemų, kuriose senos klaidos nėra taisomos, o atsiranda naujos, Allegro mes matome naujo funkcionalumo atsiradimą ir kruopštų darbą taisant pastebėtas klaidas kas ketvirtį.

Labai patogu nuolat atidaryti esamos komandos parinkčių langą, objektų pasirinkimo filtrą ir sluoksnio matomumo valdymą – kitaip nei kitose CAD sistemose, kur tenka nuolat knaisiotis po meniu ir langus.

„Allegro“ turi puikių galimybių tinkinti sparčiuosius klavišus ir pelės valdymo funkcijas.

Dirbant su labai dideliais projektais, skirtingai nuo kitų CAD sistemų, sistema nestringa ir nesulėtėja.

Fragmentų dauginimo (pasikartojančių mazgų) funkcija veikia nuostabiai – ji niekada nenutrūksta ir nereikalauja kurti hierarchinių schemų.

Allegro turi galingą ikitopologinę signalų vientisumo analizės sistemą, pasižyminčią dideliu rezultatų patikimumu, ir ją tikrai galima ir reikia naudoti darbui.

Analoginio ir skaitmeninio modeliavimo sistema PSPICE yra geriausias sprendimas, ypač naudojant Advanced Analysis funkciją ir elgesio modelių konstravimą C++.

Labai geras rusų kalbos palaikymas ir mokymas.

Galimybė kokybiškai importuoti senus projektus iš P-CAD, Altium, PADS.

Sistema, skirta dirbti su daugiakampiais, yra nuostabi patogumo ir kokybės požiūriu – leidžia be didelių pastangų nutiesti nuo 50 iki 100 daugiakampių per dieną – ir nesulėtėja. Be to, daugiakampių, smeigtukų, skylių savybių nustatymas - viskas atliekama greitai ir labai greitai. Daugiakampiai yra akimirksniu dinamiškai atnaujinami atliekant visas topologijos redagavimo operacijas.

„Linux“ palaikymas taip pat yra svarbi funkcija.

Sprendimo mastelio keitimas ir plaukiojančios licencijos leidžia gauti optimalią darbo vietos kainą - nuo 150 tūkstančių rublių, su kuria negali palyginti jokia konkuruojanti sistema.

Išplėstinės parinktys, tokios kaip High Speed, Team Design, siūlo funkcionalumą, kurio kitose, paprastesnėse CAD sistemose paprastai nėra, pavyzdžiui, lustų viduje esančių vėlavimų, perėjimo vėlavimo, automatinio DDR signalų ilgio suderinimo, automatinio fazių derinimas skirtumoje .suporuotas su dinaminiu neatitikimų sekimu.

Cadence Allegro aprašymas

​

Allegro Design Entry Capture CIS grandinės redaktorius – privalumai

Suderinamas su populiariu OrCAD Capture redaktoriumi

Galimybė importuoti schemas iš PCAD ir Altium

Galimybė išvesti dokumentaciją naudojant ESKD

Didžiulė standartinių simbolių biblioteka (daugiau nei 44 000)

Internetinė komponentų biblioteka (daugiau nei 15 mln.)

Internetinė aplikacijų, IBIS modelių, SPICE modelių ir bibliotekų parduotuvė

Galimybė peržiūrėti komponentų pėdsaką

Spausdinkite diagramas į išmanųjį PDF formatą naudodami paprastą naršymą

Signalų grupių nustatymas ir tuo pačiu metu automatinis maršrutas

Vienalaikis automatinio autobuso ryšys

„Patalpų“ nustatymas tolesniam sekimui

Automatizuotas jungčių klojimas schemoje

Galinga Tcl/Tk scenarijų kalba, skirta rašyti kasdienybei

KDR schemų, įskaitant pasirinktines taisykles, patikrinimas internetu

Komentaras atgal ir pirmyn (smeigtukų ar elementų keitimas)

Kryžminis ryšys su PCB redaktoriumi (pasirinkite ir paryškinkite)

Kurdami simbolį importuokite ir eksportuokite FPGA kaiščių lenteles

„Versijų“ valdymas diagramoje

Patogus kelių puslapių diagramų vizualinio patikrinimo mechanizmas

Bibliotekos valdymo sistemos komponentų informacinė sistema (Capture CIS)

Komponentų duomenų bazė, integruota į schemų rengyklę

Vieningos įmonės komponentų duomenų bazės funkcionalumas

Integracija su PDM sistemomis: SolidWorks EPDM, Windchill,
T-Flex, Search ir kt.

Sąsaja su ERI reliacinėmis duomenų bazėmis (SQL, MS Access, Excel)

Galimybė parametriškai ieškoti reikalingų komponentų

ERI „pritaikomumo“ valdymas, prieigos prie duomenų bazės kontrolė

Galimybė prijungti 3D modelius ir duomenų lapus prie ERI

ERI ieškokite „DigiKey“, „Mouser“ ir kt. kataloguose iš grandinių rengyklės

Įprastų grafinių simbolių (UGO) redaktorius

Gebėjimas iš diagramos išgauti ir ištaisyti simbolį

Galimybė sukurti UGO iš Excel lentelės arba duomenų lapo

Komponentų pėdsakų redaktorius

Patogus ir galingas komponentų kūrimo „vedlys“.

Galimybė kurti laisvos formos platformas

Automatinio komponentų kūrimo pagal IPC-7351 įrankis

PCB redaktorius (Allegro PCB Designer), pagrindinės licencijos galimybės

Importuoti iš PCAD, Altium ir kitų CAD sistemų

PCB struktūros importavimas iš DXF, IDF arba STEP

Sluoksnių krūvos redaktorius, varžos skaičiuotuvas

Pusiau skaidrus sluoksnių rodymas

Tinklo pavadinimo rodymas ant laidininko, žemės ir kaiščio

Gebėjimas dirbti su lenta „veidrodiniame“ ekrane

Komponentų grupių išdėstymas pasirenkant tiesiai iš diagramos

Automatinis komponentų grupių derinimas

Visiškas diferencialinių porų sekimo palaikymas

Automatinis „Fan-out“ kūrimas

Automatinis jungčių „koregavimas“.

Naudokite formules ilgio lygiavimo taisyklėms nustatyti

Elektros taisyklės ir apribojimai
(ECSet – atspindžiai, vėlavimai, perkalbėjimas)

Vėlavimų apskaita

Atsižvelgiant į vėlavimo plitimą mikroschemų viduje

Automatinis skylių grupių išdėstymas maršrutuose

Laidininkų praėjimo per plyšius daugiakampiuose kontrolė

Galimybė naudoti atvirkštinį gręžimą

Automatinis apkarpymas, stumdymas, šokinėjimas sekimo metu

Patogi posistemė maršruto planui sudaryti

Automatinis žymėjimų kūrimas ir automatinis derinimas

Greitas gerber failų, DXF ir ODB++ eksportas

STEP ir IDF komponentų 3D modelių importas

Sekimas pagal signalų grupes

T-ventiliatorius ir Fly-By sekimas DDR

Pusiau automatinis DDR signalo ilgių derinimas ir kt.

Automatinis pėdsakų fragmentų dauginimas

Dinaminiai daugiakampiai su automatiniu atnaujinimu

„Lašeliai“ svetainėse su KDR nuostata

Automatinis vieta per masyvus

Projektų ir specifikacijų su „vykdymo parinktimis“ kūrimas

Unikalios Cadence Allegro PCB redaktoriaus savybės:

Atsižvelgimas į perdavimo delsą vias

Redaktorius atsižvelgia į sklidimo delsą išilgai Z ašies, padidindamas signalo sklidimo delsos derinimo tikslumą.

Atsižvelgiant į skirtingus signalo vėlavimus mikroschemų viduje

CAD atsižvelgia į skirtingus signalo vėlavimus mikroschemoje, todėl padidėja ilgio išlygiavimo tikslumas. Lusto vėlavimai gali būti nurodyti lentelės forma arba importuoti iš tekstinio failo.

​

Rasti įpjovas daugiakampiuose po greitkeliais

CAD aptinka neteisingą signalo praėjimą per išpjovas daugiakampyje (dėl to gali iškraipyti signalą).

Poslinkio sekimas

Tai labai aktuali funkcija signalams, kurių dažnis viršija 2 GHz – norint išspręsti kelio varžos nuokrypio problemą, kai jis eina per stiklo pluošto gijas dielektrikoje. Tai leidžia, atsekant nestačiakampiu kampu, apskaičiuoti dielektrinės struktūros įtaką signalo kokybei.

Atvirkštinis gręžimas

CAD palaiko Back Drilling technologiją, kad pagerintų didelės spartos signalų kokybę.

Vienodas pėdsakų pasiskirstymas

„Allegro PCB Editor“ gali automatiškai tolygiai paskirstyti sekimo segmentus, kad sumažintų kaimynų skersinį.

​

DRC (Constraint Manager) apribojimų ir taisyklių valdymo sistema

Taisyklių ir apribojimų nustatymas naudojant patogią lentelę

KDR fiziniai apribojimai (laidininkai, tarpai, apribojimai
pagal ilgį ir pan.)

KDR patikrinimai internetu, taisyklių vykdymas

Galimybė pabrėžti KDR pažeidimus

Galimybė nustatyti taisykles ir apribojimus regionuose

Gamybos taisyklių projektavimas (DFM, DFA)

Tikrinama DRC dėl komponentų, radiatorių ir korpuso aukščio

Galimybė nustatyti min. ir maks. grandinės ilgis

Apriboti maks. grandinės perėjimų skaičius

Išplėstinės KDR patikros, pvz., pliko vario ir kt.

Spectra autorouter

Atsekimas vienu metu 6 MPP sluoksniuose

Visapusiškai atsižvelgta į nurodytas KDR taisykles ir apribojimus

Skirtumai tarp Allegro ir Cadence OrCAD, Altium P-CAD ir kitų mažiau galingų CAD sistemų

Komponentų informacinė sistema – vieninga komponentų duomenų bazių valdymo sistema

Srauto planavimo taikymo režimas – maršruto planavimas naudojant paketus (autobusus, kuriuose atsižvelgiama į juose esančių grandinių skaičių ir plotį)

Dinaminis DFA taisyklėmis pagrįstas interaktyvus išdėstymas – komponentų išdėstymas naudojant tarpų tarp skirtingų ERI korpusų lentelę

Pakeisti skirtumų porų dydį / pakeisti skirtumų porų vietą – skirtumų porų maršrutas su naujais dydžiais ir tarpais atliekamas automatiškai visoje lentoje

Konvertuoti kampą – visos plokštės arba pasirinktų grandinių pėdsakų kampų konvertavimas atliekamas automatiškai pagal jūsų pageidavimą

Diferencialinių porų dinaminis fazių valdymas – diferencialinių porų dinaminis fazių valdymas atliekamas automatiškai

Išplėstiniai apribojimai (formulės, santykiniai) - formulės apribojimuose, „santykinės“ taisyklės leidžia sukurti taisyklių rinkinius moderniausioms sąsajoms

Elektrinės taisyklės (atspindys, laikas, perkalbėjimas) - atspindžių valdymas, laiko nustatymo taisyklės, perkalbėjimas taisyklėse

Paketo kaiščio uždelsimo taisyklės – atsižvelgiant į vėlavimą mikroschemų paketuose

Z-Axis delsos grįžtamasis ryšys – atsižvelgiant į vėlavimų perėjimus

F2B pakartotinio naudojimo moduliai – pakartotinis "schemos+trace" modulių panaudojimas, išsaugojimas bibliotekoje

Kontūro maršrutas stumiant lankinius maršrutus - maršruto kūrimas pagal kontūrą, su lankais, automatinis maršruto nustatymas „iki linijos“

Nenaudojamų angų pašalinimas iš krūvos – nenaudojamų angų pašalinimas iš krūvos

Gręžimas atgal (varomas biblioteka arba parametrais) – atgalinio gręžimo palaikymas, pagrįstas skylių biblioteka arba projekto parametrais

Atskiri gręžimo NC failai – atskiri NC failai atgaliniam gręžimui

Greitosios lentos maršruto parinktis

Didelės spartos parinktis

„Allegro High Speed ​​​​Option“ turi visas papildomas funkcijas, kurių reikia norint nukreipti didelės spartos skaitmenines PCB.

Projektams, kurių signalo dažniai viršija 300 MHz (kuriuose yra PCI Express, DDR2/3/4, GHz Ethernet, GTX ir kt. sąsajos), itin svarbu atsižvelgti į visus veiksnius, turinčius įtakos signalo kokybei spausdintinės plokštės plokštėje. PCB dizaineriui reikia įrankio, kuris ne tik leistų efektyviai išlyginti signalų grupių ilgį plokštėje, bet ir suteiktų jam šias galimybes:

Dinamiškai sulygiuoja signalo fazę visoje grandinėje, kad sumažintų iškraipymus

Pusiau automatinis DDR magistralės ilgių derinimas

Struktūrų kūrimas ir išdėstymas iš vių,
naudojant juos kaip fanouts

Naudojant per struktūras skirtume. poromis
su automatiniu angų išdėstymu grįžtamajam srautui

Automatinis vėlavimo išlyginimas

Allegro dabar automatiškai atlieka vėlavimo išlyginimą greičiau ir geriau. Ši funkcija itin naudinga, nes... Spausdintinės plokštės eilučių, kurioms reikia išlyginti ilgį, skaičius auga ir jau gali svyruoti nuo kelių dešimčių iki kelių šimtų įprastoje daugiasluoksnėje plokštėje. Redaktorius automatiškai sulygina interaktyviai pasirinktų maršrutų ilgį pagal nurodytas taisykles.

Dinaminis signalo fazės valdymas

Allegro leidžia dinamiškai suderinti signalo fazę per visą grandinės ilgį, o tai būtina norint sumažinti iškraipymus. Be to, redaktorius leidžia pasirinkti tiksliai tą sekimo fragmentą, kuriame įvyko fazės neatitikimas, ir sulygiuoti fazę vietoje.

​

Komandinis darbas prie projekto
Simfoninės komandos dizaino variantas

Norėdami pagreitinti projekto užbaigimą, galite naudoti naują „Symphony Team Design“ parinktį, kad organizuotumėte bendrą kelių specialistų darbą, tai galima padaryti suskaidant plokštę į dalis, kurios „siunčiamos“ inžinieriams maršrutizavimui. , o vėliau suburti į vieną projektą arba galima organizuoti internetinį darbą viename projekte, kai visi per tinklą mato kitų dalyvių veiksmus.

Spausdintinės plokštės padalijimas į zonas sluoksniais

Spausdintinės plokštės padalijimas į zonas pagal plotą

Grupinis PCB sekimas

Patogus projekto valdymo pultas

Minkštos ribos tarp zonų

Grandinių klasių valdymas zonose

Peržiūrėkite kitų vartotojų veiklą

Maršruto automatizavimas

Dizaino planavimas

Projektavimo planavimo parinkties įrankiai leidžia automatizuoti planavimą ir maršruto parinkimą ir gali būti labai naudingi dirbant su sudėtingais projektais, kuriuose yra daug signalų magistralių ir lustų su keitimo galimybėmis.

Galėsite nutiesti virtualius kanalus talpinimo etape
laidininkams iš anksto įvertinti maršruto parinkimo galimybes. Kanalo plotis atspindi faktinę erdvę, reikalingą visiems jame esantiems laidininkams nutiesti, atsižvelgiant į tarpus. Su jais lengviau naudoti automatines apsikeitimo komandas, nes jose bus atsižvelgta į laidininkų orientaciją, pusę, iš kurios jie prijungti prie mikroschemos. Po to automatinio sekimo efektyvumas pastebimai padidėja. Laidininkai nukreipiami tvarkingiau su mažiau perėjimų.

Ši parinktis apima šias funkcijas

Gebėjimas analizuoti maršruto parinkimo galimybes

Topologinio maršruto plano braižymas

Automatinis laidininko topologijos generavimas pagal planą

FPGA PIN optimizavimo parinktis
FPGA sistemos planuotojas

​

„Allegro FPGA System Planner“ automatizuoja sudėtingus FPGA UGO kūrimo, lygiaverčių kaiščių nustatymo, kaiščių ir blokų keitimo procesus ir taip žymiai supaprastina bei pagreitina spausdintinių plokščių kūrimą.

Sukurti FPGA PCB su daugiau nei 2000 įvesties/išvesties kaiščių yra per sudėtinga, kad ją būtų galima atlikti rankomis. Norint užbaigti FPGA projektą, reikalingas nuolatinis logikos kūrėjų ir sistemų kūrėjų ryšys
ir lentų kūrėjai. Apskritai šis bendravimas yra įprastas
ir netgi perteklinis. Ir būtent FPGA dėl daugybės daugiamačių įvesties-išvesties taisyklių daro komunikacijos procesą tokį sudėtingą. Šios problemos gali būti išspręstos naudojant FPGA planuoklį, kuris automatizuoja visus šiuos sudėtingus procesus.
Dėl to labai supaprastėja ir pagreitėja FPGA spausdintinių plokščių kūrimas.

FPGA planuoklis visiškai automatizuoja FPGA kaiščių susiejimo su kitais komponentais, grandinių generavimo ir sujungimų maršrutizavimo procesus, o visiems šiems procesams taikomi šie apribojimai:

Loginiai apribojimai – pinout turi atitikti atitinkamos sąsajos protokolo reikalavimus. Pavyzdžiui, šaltinio sinchroninėms magistralėms to reikia sėkmingam duomenų gavimui
tiek duomenys, tiek atitinkami laikrodžio signalai buvo teisingai išvesti į kaiščius.

Elektriniai apribojimai yra susiję su FPGA I/O DRC. FPGA turi sudėtingą banko struktūrą ir išsamų atitinkamų taisyklių rinkinį. Kad bankas būtų naudojamas sąsajai, turi būti nurodyti standartiniai šios sąsajos elektriniai signalai.

Fiziniai apribojimai, susiję su įvairių įrenginių vieta lentoje. Smeigtukai turi būti parinkti taip, kad būtų kuo mažiau laidų susikirtimo ir sluoksnių, reikalingų lentos nukreipimui, skaičių.

FPGA sistemos planavimo parinkties funkcionalumas

Loginių, elektrinių ir fizinių apribojimų apskaita

Automatinis pasirinkimas ir optimalus FPGA kaiščių keitimas

Automatinis UGO simbolių generavimas FPGA

Signalų susikirtimų sumažinimas maršruto parinkimo metu

Tikslių ir patikrintų FPGA modelių biblioteka, kurioje yra elektros ir kaiščių priskyrimo taisyklės.

Mikrobangų plokštės dizaino variantas
Analoginė/RF parinktis

​

Analoginė / RF parinktis suteikia galingą ir lankstų įrankių rinkinį, skirtą rankiniam ir automatiniam mikrobangų išdėstymo ir analoginių signalų išdėstymui spausdintinėse plokštėse, maršrutizavimui ir redagavimui, kaip standartinėje Allegro PCB redaktoriaus priedą.

Kadangi RF parinktis palaiko parametrizuotus mikrobangų topologijos elementus, tai suteikia labai paprastą mechanizmą mikrobangų elementų kūrimui, išdėstymui ir prijungimui ant plokštės. Tai leidžia lengvai atsekti juostelių ir mikrojuostelių linijas naudojant įvairias sukimosi parinktis, tokias kaip „optimaliai nuožulnus“ mikrobangų sukimas, suapvalintas arba stačiakampis sukimas. Tai taip pat leidžia tiesiogiai sujungti du taškus su mikrobangų taku arba meandra su nurodytomis savybėmis.

Kitos mikrobangų plokščių maršrutizavimo funkcijos apima:

Perkelkite, pasukite, apverskite, kopijuokite pasirinktus mikrobangų komponentus arba objektų grupes (daugiakampius, linijas, topologinius elementus, perėjimus)

Mikrobangų krosnelės komponentų ar rinkinių grupinis kopijavimas, atspindys, sukimas

Mikrobangų komponentų ar jų grupių perkėlimas iš sluoksnio į sluoksnį

Keičiami objektų mikrobangų parametrai ir automatiškai atkuriama jų forma pagal naujus parametrus

Bibliotekos mikrobangų komponentų įterpimas maršruto metu

Elektriniai skaičiavimai ir mikrobangų kelio parametrų rodymas

Savo topologinių mikrobangų elementų kūrimas

Mikrobangų elementų pavertimas daugiakampiais

Allegro redaktoriaus pėdsakų (laidininkų) konvertavimas į juostines perdavimo linijas

Nukreipti mikrobangų maršrutų kampai

Kintamųjų ir išraiškų reikšmių rodymas ir keitimas

Greitas mikrobangų fragmentų dauginimas, įskaitant simetrinių / subalansuotų grandinių atspindėjimą

Didelio tankio lentos
Miniatiūrizavimo parinktis

Ši parinktis suteikia papildomų galimybių projektuojant plokštes su mikroviais (akliuza, aklina) ir įterptais komponentais. Leidžia projektuojant naudoti ertmes plokštės viduje ir vertikaliai išdėstytus komponentus. Pridedami taisyklių rinkiniai, kuriuose atsižvelgiama į išvardytų elementų gamybos niuansus.

Ši parinktis apima šias funkcijas

​

Integruoti komponentai vidiniuose sluoksniuose, lengva pridėti ir redaguoti įmontuotus lizdus

Mikro skylučių komplektai - montavimas ant lentos vienu paspaudimu, labai patogus darbas su mikro skylučių komplektais

HDI Board Rules – visas gamybos patikrinimų rinkinys, skirtas visų tipų kiaurymėms

Cadence AllegroPCB dizaino sprendimas- keičiamo dydžio, patikrinta PCB kūrimo aplinka, skirta spręsti šiuolaikines technologines ir metodologines problemas, sumažinti ir padidinti kūrimo ciklų nuspėjamumą.

apibūdinimas

„Allegro PCB Design Solution“ standartiškai pateikiamas su įvairiomis galimybėmis ir apima viską, ko reikia norint sukurti PCB sluoksnius visiškai integruotame projektavimo sraute. Allegro PCBDesigner aplinkoje yra viskas, ko reikia paprastoms ir sudėtingoms spausdintinėms plokštėms sukurti

1 pav. Allegro PCB Designer aplinkoje yra viskas, ko reikia paprastoms ir sudėtingoms spausdintinėms plokštėms sukurti

Į pagrindinį Allegro PCB Designer paketą įeina: bendras modulis, apribojimų valdymo aplinka, spausdintinės plokštės redaktorius, automatinis arba interaktyvus maršrutizatorius, duomenų saugojimo pramoniniais formatais įrankiai ir konstrukcinių komponentų mechaninio projektavimo aplinka (CAD).

PCB redaktorius suteikia išsamią aplinką nuo pagrindinio planavimo, išdėstymo ir maršruto parinkimo iki replikacijos ir išplėstinio planavimo su tarpiniais elementais paprastiems ir sudėtingiems PCB projektams (1 pav.).

Privalumai

• Tai patikrintas, keičiamo dydžio ir ekonomiškas PCB redagavimo ir maršruto parinkimo įrankis, prieinamas kaip standartas ir su daugybe konfigūravimo parinkčių
• Pašalina nereikalingas iteracijas naudojant apribojimais pagrįstą dizaino srautą
• Palaikomas platus taisyklių rinkinys, skirtas apibrėžiant fizinį dydį, tarpą, procesą, diegimą ir testavimą (DFx), didelės spartos sujungimą (HDI) ir elektros didelės spartos domenus.
• Turi bendrą suvaržymo sąlygų valdymo sistemą, kuri sukuria, kontroliuoja ir tikrina šias sąlygas nuo galo iki galo
• Leidžia sąveikauti su trečiųjų šalių paketais, kad būtų pagreitintas projektavimo procesas ir išnaudotos geriausios integruotos kūrimo priemonės

PCB redaktoriaus technologija

Apribojimais pagrįsta PCB redagavimo aplinka Pagrindinis Allegro PCB Designer komponentas yra PCBEditor išdėstymo rengyklė, intuityvi ir lengvai naudojama aplinka, skirta kurti ir redaguoti tiek paprastus, tiek sudėtingus PCB dizainus, kuriems taikomos apribojimų sąlygos. DFA (Design For Assembly) išdėstymo technologija leidžia komponentus sudėti kompaktiškai ir tiksliai

2 pav. DFA (Design For Assembly) diegimo taisyklėmis vadovaujamasi išdėstymo technologija leidžia kompaktiškai ir be klaidų išdėstyti komponentus

Platus funkcijų spektras atitinka daugybę projektavimo ir gamybos reikalavimų:

• Galingas planavimo ir išdėstymo įrankių rinkinys, įskaitant. replikavimas, kad paspartintų kūrimo procesą
• Interaktyvūs sritims perkelti, glaudinti ir redaguoti skirti įrankiai sukuria našią realiojo laiko sąveikos aplinką su geometrinių ir laiko ribų rodymu.
• Dinaminiai formuotojai turi funkciją, skirtą varinių daugiakampių pjovimui ir sujungimui judėjimo ir maršruto iteracijų metu
• PCB redaktorius taip pat gali sugeneruoti visą rinkinį fotokaukių, bandymų išvesčių, įskaitant Gerber 274x, NC gręžtuvą ir pliko metalo PCB tikrinimo testus įvairiais formatais.

Apribojimų valdymas

Apribojimų valdymo sistema realiu laiku rodo geometrinius matmenis, tarpus, didelės spartos duomenis su kiekvieno kūrimo etapo atitikties būsena. Kiekviename darbalapyje yra sąsaja, skirta įvairių taisyklių kūrimui, valdymui ir testavimui hierarchiniu būdu. Naudodamiesi šia galinga programa, dizaineriai gali kurti, redaguoti ir peržiūrėti apribojimų sąlygų rinkinius grafinių topologijų pavidalu, kurie veikia kaip elektroninės idealios įgyvendinimo strategijos „lengvos kopijos“. Kadangi suvaržymo sąlygos yra susietos su duomenų baze, jos gali vadovautis nurodytų signalų išdėstymo ir maršruto parinkimo procesais.

Apribojimų valdymo sistema yra visiškai integruota į PCB redaktorių, o tikrinimas gali būti atliekamas realiu laiku projektavimo proceso metu. Testo rezultatai atvaizduojami grafiškai: sėkmingai testą išlaikiusios sritys paryškintos žaliai, o ribojančių sąlygų neatitinkančios – raudonai. Tai leidžia dizaineriams tiesiogiai stebėti projektavimo procesą ir matyti bet kokių dizaino pakeitimų poveikį.

Planavimas ir išdėstymas

Suvaržymais pagrįsta PCB projektavimo metodika apima lankstų ir galingą automatinių ir interaktyvių išdėstymo įrankių rinkinį. Inžinierius arba dizaineris projektavimo ar planavimo metu gali sudėti komponentus arba grandines į specialias „patalpas“. Komponentai gali būti filtruojami arba pasirenkami pagal specialų žymėjimą, važiuoklės ar ploto tipą, tinklo pavadinimą (pavadinimą), komponento numerį arba lentelės arba schemos puslapio numerį.

Šis valdymo tikslumas yra būtinas šiuolaikinėse grandinėse, kuriose yra tūkstančiai komponentų. Realaus laiko surinkimo analizė ir grįžtamasis ryšys padeda pagerinti šią kontrolę, didinant našumą ir efektyvumą, dedant komponentus pagal įmonės taisykles arba rekomendacijas, pagrįstas elektromagnetinio modeliavimo rezultatais.

Dinaminis išdėstymas, vadovaujantis surinkimo projektavimo taisyklėmis (DFA), leidžia patikrinti kiekvieną paketą interaktyvaus komponento išdėstymo metu (2 pav.). Iš dvimatės kėbulo klasių ir prototipų matricos generuojami atsiliepimai užtikrina minimalius tolerancijos reikalavimus. Naudodami „iš vienos pusės į kitą“, „back-to-back“ principus, dizaineriai gali sudėti komponentus, kad vienu metu pasiektų optimalų maršrutą, pagaminamumą ir signalo savybes.

Paskirties vietų kopijavimas

Puiki „Allegro PCB Designer“ išdėstymo kopijavimo technologija leidžia vartotojams greitai išdėstyti ir nukreipti panašias grandinės dalis. Tai leidžia jums sukurti grandinę ir maršruto šabloną, kuris gali būti taikomas visoms panašioms grandinės dalims. Komponentų išdėstymo schema taip pat gali būti naudojama kitose konstrukcijose su panašiomis grandinėmis. Kopijuojant vietas, galima pasukti arba atspindėti nukopijuotą objektą horizontaliai arba vertikaliai. Visi su objektu susiję elementai, įskaitant paslėptus aklinus perėjimus, rodomi tinkamuose sluoksniuose, kai objektas apverčiamas.

Ekranas ir vizualizacija

Visi PCB redaktoriaus programinės įrangos paketai turi integruotą 3D vizualizavimo įrankį. 3D sąsaja palaiko įvairias filtravimo parinktis, imituojamą fotoaparato peržiūrą, grafinio rodymo parinktis, tokias kaip vientisas, skaidrumas ir vielinis rėmelis, ir pele valdomą ekrano slinkimą, mastelio keitimą ir pasukimą. 3D režimas taip pat palaiko sudėtingų kiauryminių struktūrų ir izoliuotų lentos dalių atvaizdavimą. Naudojant kontekstinio valdymo struktūrą, galima atidaryti daug langų, kopijuoti ir išsaugoti 3D vaizdus JPEG formatu (3 pav.).

Galimybė apversti lentą („apversti“) leidžia apversti lentą išilgai Y ašies, atitinkamai apverčiant duomenų bazę ties ribomis. Ši operacija pertvarko struktūros rodymą taip, kad struktūros viršus būtų apačioje, o apačia – viršuje. Labai svarbu, kad CAD sistemos galėtų rodyti apatinius vaizdus inžinieriams, kurie atlieka laboratorinį plokščių derinimą arba bandymus gamybos metu. Galimybė apversti lentą nėra skirta tik peržiūrai, ji taip pat leidžia keisti jos dizainą. Integruotas 3D atvaizdavimas leidžia peržiūrėti plokštės dalis arba sudėtingas struktūras iš kelių kampų, padidinimų, pasukimų ir pasukimų, kad būtų sumažintas mechaninių projektuotojų ir PCB gamintojų kartojimas ir išvengta klaidų.

Ryžiai. 3 – Integruotas 3D atvaizdavimas leidžia peržiūrėti plokštės dalis arba sudėtingas struktūras iš kelių kampų, padidinimų, pasukimų ir pasukimų, kad būtų sumažintas mechanikų projektuotojų ir PCB gamintojų kartojimas ir išvengta klaidų.

Interaktyvus redagavimas

PCB redaktoriaus maršruto parinktis suteikia galingus, interaktyvius įrankius, skirtus valdyti automatinio maršruto parinkimo procesą ir pagerinti jo veikimą. Dirbant su bet kokia komponentų forma, kampu ar santykiniu judėjimu, maršruto parinkimo įrankiai leidžia vartotojams pasirinkti skirtingus veiksmų prioritetus.

Redaguodamas kūrėjas gali realiu laiku matyti, kiek laiko liko užmegzti ryšius per nurodytus griežtus laiko apribojimus. Interaktyvus režimas taip pat leidžia grupiniu būdu sekti daugelį tinklų ir interaktyviai konfigūruoti ilgo ilgio tinklus su apribojimais dėl priimtinų vėlavimų.

Padangų sekimas

Magistralės maršruto parinkimo režimas (Multi-Line Routing) skirtas vienu metu nukreipti didelį skaičių linijų spausdintinėje plokštėje. Kartu su „kontūro fiksavimo“ parinktimi, ši priemonė leidžia per kelias minutes atsekti daug linijų struktūroje, kurioje yra ir lanksčių, ir standžių elementų, o atskirų linijų maršrutas užtruktų valandas. „Kontūro fiksavimo“ parinktis yra atsakinga už linijų įterpimą į lanksčią konstrukcijos dalį (4 pav.).

Magistralės maršrutas su kontūro fiksavimo parinktimi pagreitina maršruto parinkimo procesą lanksčiose PCB dizaino srityse

Ryžiai. 4 – Magistralės maršrutizavimas su krašto fiksavimo parinktimi pagreitina maršruto parinkimo procesą lanksčiose PCB dizaino srityse

Planavimas ir maršruto parinkimas

Didelio tankio PCB su daugybe apribojimų ir magistralės jungčių planavimas ir nukreipimas gali užtrukti daug laiko. Procesą apsunkina šiuolaikinių komponentų miniatiūrizavimas, nauji elektros signalų lygiai, specialūs išdėstymo reikalavimai, todėl nenuostabu, kad tradicinės CAD technologijos ir įrankiai negali iki galo įgyvendinti dizainerio sumanymo. Global Route Environment suteikia technologiją, leidžiančią įgyvendinti dizainerio ketinimus ir jų laikytis. Dėl ryšio planavimo architektūros ir visuotinio maršruto parinkimo proceso vartotojai pirmą kartą gali įgyvendinti savo patirtį ir idėjas įrankyje, kuris jas supranta natūraliai.

Vartotojai sukuria abstrahuotus nuorodų duomenis naudodami nuorodos kelio planavimo architektūrą, greitai konvertuoja juos į pilną sprendimą ir gali patvirtinti tą sprendimą naudodami visuotinę maršruto parinkimo programą. Ryšio abstrakcijos naudojimas leidžia sumažinti elementų skaičių nuo dešimčių tūkstančių iki šimtų, o tai žymiai sumažina tiesioginio dizainerio rankinio darbo apimtį.

Naudojant abstrakčius duomenis, planavimo ir maršruto parinkimo procesą taip pat galima paspartinti taikant erdvinę atviros srities vizualizaciją kartu su duomenimis ir dizainerio ketinimais. Tada maršruto parinkimo programa nustato visas ryšio detales pagal tą dizainą, nereikalaujant vartotojo pagalbos, kuris anksčiau turėjo vienu metu valdyti maršruto parinkimo procesą ir spręsti ryšio problemas. Atsiradęs reikšmingas kūrimo proceso supaprastinimas, lyginant su dabartiniais įrankiais, leidžia vartotojams greičiau ir lengviau sukurti efektyvius sprendimus, sumažinant kūrimo ciklo laiką ir padidinant produktyvumą (5 pav.).

„Allegro Interconnect Flow Planner“ technologija leidžia vartotojams sumažinti sluoksnių skaičių ir žymiai sumažinti kūrimo ciklo laiką

Ryžiai. 5 – „Allegro Interconnect Flow Planner“ leidžia vartotojams sumažinti sluoksnių skaičių ir žymiai sumažinti kūrimo ciklo laiką

Greitaeigių lentų projektavimas

Vis plačiau naudojant naujausias standartines sąsajas, tokias kaip DDR3, DDR4, PCI Express, USB 3.0, atsiranda nemažai apribojimų, į kuriuos būtina atsižvelgti kuriant spausdintinę plokštę.

„Allegro PCB Designer“ su didelės spartos parinktimi padeda greitai ir lengvai patenkinti šiuolaikinių sąsajų poreikius. Ši parinktis praplečia valdomų elektrinių apribojimų rinkinį, užtikrinantį, kad PCB konstrukcija atitinka šiuolaikinių sąsajų specifikacijas.

Be to, „High-Speed“ leidžia vartotojams įvesti išplėstines projektavimo taisykles, naudojant formules kartu su esamomis taisyklėmis arba gautais duomenimis, pvz., faktiniais laidų ilgiais.

Paspartinkite nuo laiko priklausomą grandinės projektavimą

Allegro PCB redaktorius su didelės spartos parinktimi žymiai pagreitina darbą su didelės spartos sąsajomis, naudojant naują automatinio interaktyvaus delsos derinimo (AiDT) įrankį. AiDT leidžia vartotojams greitai reguliuoti pasirinkto signalų rinkinio ilgį plokštėje, pavyzdžiui, baitų kelią arba visą sąsają. Šis įrankis radikaliai sumažina kūrimo laiką – nuo ​​kelių valandų iki kelių minučių (6 pav.).

Ryžiai. 6 – Automatinis laidų ilgio reguliavimas prieš ir po naujojo automatinio interaktyvaus atidėjimo derinimo įrankio

Palaiko atvirkštinio gręžimo technologiją

Projektavimas atsižvelgiant į gamybos technologijas

„Allegro PCB Editor“ palaiko bandymo projektavimą (DfT), pagaminamumo dizainą (DfF) ir surinkimo dizainą (DfA). Visi šie kritiniai apribojimai kartu su elektriniais apribojimais tikrinami topologijos projektavimo etape. Vartotojai gali pasirinkti bandymo taškų skaičių ir jų trinkelių dydžius, nustatyti bandymo taškų išskyrimo zonas ir generuoti ataskaitas, kad patikrintų plokštės pasirengimą bandymams. „Allegro PCB“ redaktoriuje yra speciali funkcija, skirta stebėti DfA taisykles realiuoju laiku. Su jo pagalba galite stebėti ir vizualiai stebėti visus lentos nelygumus, susijusius su tarpais tarp komponentų. Kai komponentai priartėja prie didžiausio DfA taisyklių leidžiamo atstumo, programa automatiškai įspės ir „sustabdys“ vartotoją prieš galimą taisyklių pažeidimą.

Duomenų perkėlimas į gamybą

„Allegro PCB Designer“ gali sugeneruoti visą failų rinkinį PCB gamybai ir testavimui, įskaitant „Gerber 274x“, „NC Drill“, „NC Route“ ir kt. Tačiau svarbiausia, kad „Cadence“ palaiko pramonės tendenciją „be gerberio“ gamybos technologijos, naudodama naują universalų IPC-2581. formatu. Šio formato ypatumas yra tas, kad visi duomenys, reikalingi plokštės gamybai, surinkimui, gręžimui, frezavimui ir bandymams, yra saugomi vienoje vieningoje byloje. Vartotojai gali pasirinkti duomenis IPC-2581 rinkmenai, kad apsaugotų savo intelektinę nuosavybę. Importuojant IPC-2581 į Allegro PCB redaktorių, galite peržiūrėti failą.

Miniatiūrizavimas

Suvaržymais pagrįstas HDI projektavimo kelias

Naudodami BGA paketus, kurių kontaktų plotis yra 1,0–0,8 mm arba mažesnis, iki 0,5 mm, vartotojai turi naudoti didelio tankio sujungimo (HDI) technologiją. Nors miniatiūrizavimas nėra pagrindinis daugelio rinkos segmentų tikslas, BGA naudojimas reikalauja perėjimo į krūvą, kai nukreipiami sudėtingi BGA paketai, kurių kiekvienoje pusėje yra trys ar daugiau kaiščių eilių.

„Allegro PCB Design“, kartu su miniatiūrizavimo parinktimi, suteikia visapusišką projektavimo kelią, valdant visą taisyklių ir apribojimų rinkinį įvairiems HDI projektavimo stiliams, nuo hibridinio krūvos / krūvos iki visiškai procesu pagrįsto krovimo, pvz. kaip ALIVH.

Be to, „Allegro PCB Editor“ apima automatinius įrankius, skirtus HDI technologijoms pritaikyti projektams, siekiant sutrumpinti kūrimo laiką ir nuosekliai tobulinti projektus (iteratyvus projektavimo metodas) (7 pav.).

Ryžiai. 7 – Dinaminis trinkelių ir laidininkų poravimas interaktyvaus maršruto parinkimo metu žymiai sutaupo laiko projekto parengimo gamybai etape

Įterptųjų technologijų palaikymas

Sumažinti galutinio produkto dydį galima įvairiais būdais. Vienas iš jų – korpuso elementų išdėstymas ant vidinių lentos sluoksnių. „Allegro PCB Designer“ su miniatiūrizavimo parinktimi siūlo įterptųjų komponentų suvaržymais pagrįstą maršruto parinkimo technologiją.

Jis palaiko tiek tradicines tiesioginio, tiek netiesioginio ryšio technologijas, taip pat naujausias dvikrypčio sujungimo technologijas, skirtas vieno komponento, vertikalių komponentų išdėstymui ir integruotus komponentus dvipusei plokštei. Miniatiūrizavimo parinktis leidžia vartotojui kurti ir manipuliuoti sluoksnių, skirtų įterptiesiems komponentams, įdubomis.

Analoginių RF ir mikrobangų plokščių kūrimas

„Allegro PCB Designer“ kartu su analoginiu / RF dizainu suteikia mišrių signalų projektavimo aplinką nuo schemos iki istorinio dizaino, kad RF projektavimo našumas būtų pagerintas iki 50%. Ši parinktis leidžia inžinieriams kurti, derinti ir pritaikyti analogines RF ir mikrojuostos grandines su skaitmeninėmis ir analoginėmis grandinėmis Allegro PCB Designer aplinkoje. Su pažangiomis planavimo galimybėmis ir galingomis sąsajomis su RF modeliavimo įrankiais, ši parinktis leidžia inžinieriams pradėti RF grandinės projektavimo procesą iš Allegro Design Authoring, Allegro PCB Designer arba Agilent ADS.

Lygiagretus komandos vystymas

Siekiant sutrumpinti kūrimo ciklo trukmę, vis dažniau organizuojamos geografiškai išsklaidytos kūrimo komandos. Tradiciškai bendradarbiaujant naudojamos neautomatinės peržiūros ir tobulinimo procedūros yra labai lėtos, užimančios daug laiko ir susijusios su klaidų rizika.

„Allegro PCB Design Partitioning“ technologija įgyvendina kelių vartotojų lygiagretaus projektavimo metodiką, kad pagreitintų procesą ir sumažintų planavimo laiką. Su jo pagalba daugelis kūrėjų gali dirbti vienu metu, turėdami prieigą prie bendros duomenų bazės, nepaisant atstumo. Kūrėjai gali suskirstyti projektavimo procesą į keletą užduočių ar sričių, kurioms bus atliekamas planavimas ir redagavimas, ir priskirti jas keliems komandos nariams. Kūrinius galima suskirstyti vertikaliai (skyriai) programinės įrangos nustatytomis ribomis arba horizontaliai (sluoksniais). Dėl to kiekvienas dizaineris gali matyti visas atskiras dalis ir matyti projektavimo procesą bei kitų projektuotojų rezultatus. Galimybė pasiekti šį atskyrimą padeda žymiai sumažinti kūrimo ciklo laiką ir pagreitinti projektavimo procesą.

Automatinė PCB maršrutizavimo technologija

„Allegro PCB Router's Design For Manufacturing“ (DFM) įrankis žymiai sumažina dalių, kurios vėliau atmetamos, skaičių. Jo algoritmai suteikia galimybę automatiškai išdėstyti laidininkus naudojant visą turimą laisvą vietą. Automatinis atstumas tarp laidininkų padeda pagerinti gaminamumą, judindamas laidus, kad būtų dar labiau padidintas atstumas tarp laidininkų ir laidų, tarp laidininkų ir SMD trinkelių ir atlaisvinama papildomos vietos laidžioms trinkelėmis. Vartotojai naudojasi lankstumu nustatydami leistinus nuokrypius rankiniu būdu arba pagal numatytuosius nustatymus.

Maršrutizuojant galima nurodyti laisvus kampus ir valdymo taškus. DFM algoritmai automatiškai sukuria optimalias įtraukas, pradedant nuo didžiausių ir sumažinant jas prieinamose ribose. Bandymo taško kūrėjas automatiškai įterpia bandomąsias angas arba trinkeles ant lentos. Bandymo taškai bandymo angų pavidalu gali būti išdėstyti priekinėje arba galinėje plokštės pusėje, todėl galima naudoti vienpusius arba dvipusius testerius. Kūrėjai turi galimybę pasirinkti patikros taško įterpimo metodiką, atitinkančią jų gamybos reikalavimus. Bandymo taškus galima fiksuoti, kad nereikėtų keisti bandymo įtaiso. Bandymo taškų apribojimai apima bandymo zondų paviršiaus formą, dydžius, tinklelius ir mažiausius atstumus tarp skylių centrų.

Automatinis apribojimais pagrįstas greitaeigių plokščių maršrutizavimas

Didelės spartos apribojimai ir maršruto parinkimo algoritmai naudoja diferencialines poras, tinklo planavimą, signalo laiką, skersinio pokalbio lygius, sluoksnių krūvos maršrutą ir specialius šiuolaikinių didelės spartos grandinių geometrijos reikalavimus. Automatiniai maršruto parinkimo algoritmai tiksliai nukreipia į perėjimus ir aplink juos bei automatiškai palaiko nurodytą laiko ar erdvinių kriterijų atitiktį. Automatinis tinklo planavimas naudojamas triukšmo lygiui sumažinti triukšmui jautriuose tinkluose. Atskiros projektavimo taisyklės gali būti taikomos skirtingoms sritims, pavyzdžiui, galite nustatyti maksimalaus tankio taisyklę laidininkų srityje ir ne tokias griežtas taisykles likusiai plokštės daliai.

• pridėta visiškai funkcinė galimybė įkelti 3D komponentų ir mechaninių dalių modelius STEP formatu, kad būtų galima vizualiai apžiūrėti tarpus. STEP modelis gali būti įtrauktas tiesiai į simbolių rengyklę arba topologijos rengyklę. Specialus kintamasis steppath nurodo kelią į STEP modelio bibliotekas vartotojo vietiniame diske arba serveryje. Dabar baigtą topologiją STEP formatu galima eksportuoti į mechanines CAD sistemas. Tuo pačiu metu palaikomos įvairios eksporto parinktys, leidžiančios valdyti viso STEP plokštės modelio dydį;

• Pridėta nauja Auto-Interactive Breakout (AiBT) technologija. Jos esmė slypi tame, kad programa, priklausomai nuo vartotojo veiksmų, automatiškai sukuria laidininkus abiejuose magistralės arba sąsajos galuose. Tokiu atveju plokštės grandinės linijos turi būti sujungtos į bendrą pluoštą. Sekant palaikomas režimas, kai vartotojas gali matyti abu nuorodos galus vienu metu viename ekrane;

• Pridėtas naujas „Auto-Interactive Add Connect“ (AiCC) sekimo įrankis. Ši komanda veikia dviem režimais – rankiniu ir automatiniu. Rankinis režimas nesiskiria nuo standartinės komandos Add Connect. Įjungdamas automatinį režimą, vartotojas pirmiausia nubrėžia lenktą liniją palei maršrutą, o tada ši kreivė paverčiama baigtu maršrutu;

• Nauja komanda Detune leidžia ištrinti vieno arba kelių pėdsakų išilgai ilgio koregavimo rezultatą. Ši funkcija labai patogi, jei reikia perkelti maršrutus arba pakeisti vėlavimo apribojimus.

Spausdintinių plokščių projektavimo technologijų apžvalga Cadence Allegro PCB Designer

Anatolijus Sergejevas,
Orkada for Cadence Design Systems, Inc. produktų specialistas, daugelio straipsnių autorius. Baigė Vladimiro valstybinį universitetą ir įgijo radijo elektroninės įrangos projektavimo ir technologijos laipsnį.

Elektronikos plėtrą skatina didėjantis puslaidininkių technologijų našumas ir funkcionalumas. Nauji įrenginiai tampa vis sudėtingesni, o komponentų kaiščio konfigūracija, žingsnis ir pakuotės tankis yra svarbūs dizaino aspektai. Taip pat naujuose įrenginiuose naudojamos modernios sąsajos: DDR3, DDR4, PCI Express Gen3, USB 3.0 ir kt., kurioms reikia naujo tipo diegimo spausdintinėje plokštėje. Visa tai lemia nuolat didėjantį naujų pakavimo metodų, padidinančių spausdintinės plokštės sujungimų tankį, poreikį. Šiandien, kad išspręstų tokias sudėtingas problemas, inžinieriams reikalingos modernios spausdintinės plokštės lygio sistemų projektavimo technologijos, kurios atitiktų technologinius ir metodinius reikalavimus. Tai apima, pavyzdžiui, Cadence Allegro PCB Designer programinės įrangos paketą, kurio kai kurios svarbiausios funkcijos aprašytos šiame leidinyje.

Ryšio planavimas ir maršruto parinkimas

Sudėtingoms schemų plokštėms, turinčioms daug elektros ir proceso apribojimų, didelio komponentų tankio ir kelių didelės spartos signalų duomenų magistralių, reikia naujo dizaino požiūrio. Tradicinių ir pasenusių CAD sistemų, tokių kaip P-CAD, naudojimas tampa nepriimtinas, nes jos negali užtikrinti tokių projektų pasirengimo per trumpiausią įmanomą laiką. Į pirmą planą iškyla CAD sistemos, kurios aktyviai tobulėja ir atitinka šiuolaikines elektronikos pramonės realijas. „Cadence Allegro PCB Designer“ kartu su „Interconnect Flow Planner“ parinktimi suteikia unikalią funkciją, leidžiančią sukurti sujungimo planą ir konvertuoti jį į baigtą maršrutą. Šis planavimo ir maršruto parinkimo mechanizmas suteikia inžinieriui galimybę išdėstyti didelius signalų masyvus specialių objektų – signalų laidų pavidalu, o tai gali žymiai supaprastinti projektavimą ir radikaliai sumažinti kūrimo laiką (1 pav.).

Inžinierius ekrane mato ne šimtus ar tūkstančius susikertančių elektros linijų, o planą, kaip nutiesti didelius šių jungčių masyvus. Akivaizdu, kad toks požiūris labai padidina darbo efektyvumą – galima tarp sluoksnių kloti signalinius laidus, planuoti vių išdėstymą, vengti ryšulių susikryžiavimo tarpusavyje, signalus nukreipti trumpiausiu keliu ir pan. Kiekvienam diržui galite nustatyti savo savybių rinkinį, užtikrinti jo atsekamumą laiko atžvilgiu s x signalo vėlavimai jame, nukopijuokite maršruto planus tarp skirtingų projektų. „Allegro PCB“ redaktorius programinės įrangos lygiu „pasakys“ kūrėjui optimalius diržų klojimo maršrutus, o tada, naudodamas unikalius algoritmus, pavers gautą planą į baigtą topologiją.

Paspartinkite nuo laiko priklausomą grandinės projektavimą

Vis plačiau paplitusios didelės spartos skaitmeninės sąsajos, tokios kaip DDR3, DDR4, PCI Express, USB 3.0, nustato nemažai apribojimų, į kuriuos būtina atsižvelgti kuriant spausdintinę plokštę.

„Allegro PCB Designer“ su „High-Speed“ parinktimi padeda greitai ir efektyviai patenkinti šiuolaikinių sąsajų reikalavimus. Ši parinktis išplečia valdomų elektrinių ribų diapazoną, kurį inžinierius gali naudoti, kad greitai pasiektų maksimalų signalo vientisumą ir užtikrintų tikslų laiką. s e charakteristikas. Be to, kartu su „Allegro PCB Designer“ didelės spartos parinktimi, atsiranda galingų įrankių, skirtų valdyti nuo laiko priklausančias grandines, pvz., automatinis interaktyvus delsos derinimas, automatinis interaktyvus fazės derinimas, automatinis interaktyvus konvertavimo kampas, laiko matymas, ir tt Pažvelkime į kai kuriuos iš jų išsamiau.

Automatinio interaktyvaus delsos derinimo įrankis, sutrumpintai vadinamas AiDT, suteikia vartotojams galimybę greitai sureguliuoti pasirinkto signalų rinkinio ilgį plokštėje, pvz., baitų kelią arba visą sąsają. Šis įrankis radikaliai sumažina laiko reguliavimo laiką s x vėluoja dideliam signalų masyvui – nuo ​​kelių valandų iki kelių minučių (2 pav.). Vartotojui tereikia nupiešti pasirinkimo rėmelį aplink norimą signalų rinkinį, po kurio pėdsakų ilgis bus automatiškai koreguojamas pagal Constraint Manager nurodytus parametrus.

Automatinio interaktyvaus fazių derinimo įrankis arba AiPT leidžia per kelias minutes pasiekti optimalią diferencialinės poros dinaminę fazę. Dinaminė fazė reiškia laidų ilgių lygybės užtikrinimą, atsižvelgiant į jų vingius skirtingose ​​klojimo atkarpose nuo šaltinio iki signalo imtuvo. Dėl šio įrankio žymiai sutrumpėja laikas, reikalingas diferencialinės poros laidininkų ilgiams sulyginti.

Vartotojas turi nuolat stebėti nuo laiko priklausančias grandines plokštėje. Specialiai sukurta „Timing Vision“ vizualinio tikrinimo aplinka, įmontuota „Allegro PCB Editor“, leidžia vartotojui greitai rasti netinkamus laikus. s m pėdsakų apribojimai spausdintinėje plokštėje. Šis įrankis apima spalvų indikatorius, galimybę pasirinkti specialų maršrutų modelį ir specialius patarimus. Priklausomai nuo nurodyto laiko s x apribojimai Constraint Manager, lentoje esantys pėdsakai bus paryškinti kita spalva, kuri pasirenkama nustatymuose (4 pav.).

Ryžiai. 4. „Timing Vision“ įrankis, skirtas vizualiai kontroliuoti pėdsakų ilgį, atsižvelgiant į signalų priklausomybę nuo laiko

Projektavimas atsižvelgiant į gamybos technologijas

„Allegro PCB“ redaktorius palaiko „Design for Testability“ (DFT), „Design for Manufacturability“ (DFF) ir „Design for Manufacturability“ (DFA). Visi šie kritiniai apribojimai kartu su elektriniais apribojimais tikrinami topologijos projektavimo etape. Vartotojai gali pasirinkti bandymo taškų skaičių ir jų trinkelių dydžius, nustatyti bandymo taškų išskyrimo zonas ir generuoti ataskaitas, kad patikrintų plokštės pasirengimą bandymams. „Allegro PCB“ redaktoriuje yra speciali funkcija, skirta stebėti DFA taisykles realiuoju laiku. Su jo pagalba galite stebėti ir vizualiai stebėti visus lentos nelygumus, susijusius su tarpais tarp komponentų. Kai komponentai artėja prie didžiausio DfA taisyklių leidžiamo atstumo, programa automatiškai įspės ir „sustabdys“ vartotoją prieš galimą taisyklių pažeidimą.

Duomenų perkėlimas į gamybą

„Allegro PCB Designer“ gali sugeneruoti visą failų rinkinį PCB gamybai ir testavimui, įskaitant „Gerber 274x“, „NC Drill“, „NC Route“ ir kt. Tačiau svarbiausia, kad „Cadence“ palaiko pramonės perėjimą prie „gerberless“ gamybos technologijos, naudodamas naują universalų IPC-2581 formatą. Šio formato ypatumas yra tas, kad visi duomenys, reikalingi plokštės gamybai, surinkimui, gręžimui, frezavimui ir bandymams, yra saugomi vienoje vieningoje byloje. Vartotojai gali pasirinkti duomenis IPC-2581 rinkmenai, kad apsaugotų savo intelektinę nuosavybę. Importuojant IPC-2581 į Allegro PCB redaktorių, galite peržiūrėti failą.

HDI plokštės projektavimo maršrutas

Miniatiūrizavimas yra pagrindinė elektronikos tendencija šiandien. Įrenginiai mažėja, o jų našumas ir funkcionalumas auga. Projektuose vis dažniau naudojami lustai BGA paketuose su 0,8 mm ar mažesniu kaiščių žingsniu, todėl reikia naudoti didelio tankio sujungimo (HDI) technologiją, kad būtų galima išvesti signalus į vidinius sluoksnius iš BGA kilimėlių naudojant fanouts. Plokštės dizainas šiuo atveju reikalauja naudoti mikrovielius, programinės įrangos išdėstymą ant kontaktinių kilimėlių ir specialius gamybos procesus. Į visa tai turi būti visiškai atsižvelgta PCB projektavimo sistemoje projektavimo taisyklių kontrolės lygmenyje.

„Allegro PCB Designer“ kartu su miniatiūrizacijos parinktimi leidžia kurti bet kokio sudėtingumo HDI technologija paremtus projektus. Tai apima šias funkcijas:

• darbas su mikro skylutėmis;
• mišrių perėjimų optimizavimas;
• sluoksnio aklųjų ir aklųjų skylių valdymas;
• perėjimo platformų lentynų kontrolė;
• laipsniško perėjimų išdėstymo kontrolė;
• svetainė svetainėje;
• masinė perėjimų gamyba;
• gamybos technologijos laikymosi kontrolė;
• atsižvelgiant į HDI projektavimo taisykles automatinio maršruto parinkimo metu.

„Allegro PCB Designer“ kartu su miniatiūrizavimo parinktimi apima daugybę skirtingų interaktyvių maršruto parinkimo įrankių, tokių kaip aklinos ir akliosios skylės stūmimas, dinaminis sujungimas, įterptųjų komponentų palaikymas, kontūrų maršrutizavimas standžioms lanksčioms plokštėms ir kt. (5 pav.).

Įterptųjų technologijų palaikymas

Sumažinti galutinio produkto dydį galima įvairiais būdais. Vienas iš jų – korpuso elementų išdėstymas ant vidinių lentos sluoksnių. „Allegro PCB Designer“ su miniatiūrizavimo parinktimi siūlo įterptųjų komponentų suvaržymais pagrįstą maršruto parinkimo technologiją. Jis palaiko tiek tradicines tiesioginio, tiek netiesioginio ryšio technologijas, taip pat naujausias dvikrypčio sujungimo technologijas, skirtas vieno komponento, vertikalių komponentų išdėstymui ir integruotus komponentus dvipusei plokštei. Miniatiūrizavimo parinktis leidžia vartotojui kurti ir manipuliuoti sluoksnių, skirtų įterptiesiems komponentams, įdubomis.

Analoginių RF ir mikrobangų plokščių kūrimas

„Allegro PCB Designer“ kartu su analoginiu / RF dizainu suteikia mišrių signalų projektavimo aplinką nuo schemos kūrimo iki istorinio planavimo, kad RF projektavimo našumas būtų pagerintas iki 50%. Ši parinktis leidžia inžinieriams kurti, derinti ir pritaikyti analogines RF ir mikrojuostos grandines su skaitmeninėmis ir analoginėmis grandinėmis Allegro PCB Designer aplinkoje. Su pažangiomis planavimo galimybėmis ir galingomis sąsajomis su RF modeliavimo įrankiais, ši parinktis suteikia inžinieriams galimybę pradėti RF grandinės projektavimo procesą iš Allegro Design Authoring, Allegro PCB Designer arba Agilent ADS.

Lygiagretus komandos vystymas

Siekiant sutrumpinti kūrimo ciklo trukmę, vis dažniau organizuojamos geografiškai išsklaidytos kūrimo komandos. Tradiciškai bendradarbiaujant naudojamos neautomatinės peržiūros ir tobulinimo procedūros yra labai lėtos, užimančios daug laiko ir susijusios su klaidų rizika.
„Allegro PCB Design Partitioning“ technologija įgyvendina kelių vartotojų lygiagretaus projektavimo metodiką, kad pagreitintų procesą ir sumažintų planavimo laiką. Su jo pagalba daugelis kūrėjų gali dirbti vienu metu, turėdami prieigą prie bendros duomenų bazės, nepaisant atstumo. Kūrėjai gali suskirstyti projektavimo procesą į keletą užduočių ar sričių, kurioms bus atliekamas planavimas ir redagavimas, ir priskirti jas keliems komandos nariams. Kūrinius galima suskirstyti vertikaliai (skyriai) programinės įrangos nustatytomis ribomis arba horizontaliai (sluoksniais). Dėl to kiekvienas projektuotojas gali matyti visas atskiras pjūvius, stebėti projektavimo procesą ir įvertinti kitų projektuotojų rezultatus. Galimybė pasiekti šį atskyrimą padeda žymiai sumažinti kūrimo ciklo laiką ir pagreitinti projektavimo procesą.

Automatinė PCB maršrutizavimo technologija

PCB maršrutizavimo technologijos yra glaudžiai susijusios su PCB redaktoriumi. Per PCB maršrutizatoriaus sąsają visa projektavimo informacija ir apribojimų sąlygos automatiškai gaunamos iš PCB redaktoriaus. Sekimo pabaigoje visa informacija automatiškai perkeliama atgal į PCB redaktorių.

Padidėjęs dizaino sudėtingumas, tankis ir papildomi didelės spartos grandinių suvaržymai apsunkina maršruto nustatymą rankiniu būdu ir užima daug laiko. Norint išspręsti sudėtingų ryšių atsekimo iššūkius, reikalinga galinga automatizuota technologija. Tvirtas ir gamyboje patikrintas automatinis maršrutizatorius turi paketinį maršruto režimą su pažangiu maršruto strategijos valdymu ir įmontuotomis maršruto strategijomis.

„Design For Manufacturing“ (DFM) įrankis, įtrauktas į „Allegro PCB Router“, žymiai sumažina dalių, kurios vėliau atmetamos, skaičių. Jo algoritmai suteikia galimybę automatiškai išdėstyti laidininkus naudojant visą turimą laisvą vietą. Automatinis atstumas tarp laidininkų padeda pagerinti gaminamumą, judindamas laidus, kad būtų dar labiau padidintas atstumas tarp laidininkų ir laidų, tarp laidininkų ir SMD trinkelių ir atlaisvinama papildomos vietos laidžioms trinkelėmis. Vartotojai naudojasi lankstumu nustatydami leistinus nuokrypius rankiniu būdu arba pagal numatytuosius nustatymus.

Funkcijos	Allegro PCB dizaineris
Allegro Design Authoring (Concept HDL) – informacijos įvedimas diagramų, lentelių ir HDL aprašymų lygiu
Allegro Design Entry CIS/Capture – schematinis fiksavimas, centralizuota komponentų duomenų bazė – CIS, prieiga prie pasaulinės internetinės elektroninių komponentų duomenų bazės Active Parts
Constraint-Manager – fizinės, erdvinės ir vienos grandinės taisyklės
Constraint-Manager – atskirų komponentų ir KDR savybių keitimas
Constraint-Manager – vietinių taisyklių palaikymas
Išdėstymas, išdėstymas, šablono išdėstymas DFA atitiktis realiuoju laiku
Palaiko IDF3.0, DXF įvesties/išvesties formatus
Naujas dinaminis duomenų mainų formatas su mechaninėmis CAD sistemomis – IDX (EDMD schema)
Spausdintinės plokštės 3D vizualizacija
Hierarchinis sujungimo išdėstymo maršrutas
Didelės spartos signalų laidininkų ilgio valdymo taisyklės
Suvaržymai valdomas didelio greičio signalų maršrutas, priklausomai nuo laido ilgio
Sutarčių grupės, atskiras taisyklių rinkinys kiekvienam sluoksniui, pailgintos grandinės
T formos jungčių taisyklės (T formos jungtis ant kaiščio)
Automatinis tinklinis žymeklis (iki šešių sluoksnių)
Automatinis maršruto parinkimas, pagrįstas didelės spartos taisyklėmis
Automatinis maršruto parinkimas pagal atskiras kiekvieno sluoksnio taisykles
Projekto planavimas – topologijos erdvinis planavimas, pagrįstas įgyvendinamumu ir grįžtamuoju ryšiu	Dizaino planavimo galimybė
Projekto planavimas – topologijos plano generavimas	Dizaino planavimo galimybė
Projekto planavimas – topologijos plano konvertavimas į lygiavimus (CLINES)	Dizaino planavimo galimybė
Automatiškai interaktyvi ilgio konstrukcija pasirinktai signalų grupei	PCB didelės spartos parinktis
Constraint-Manager – elektros taisyklės, skirtos signalo atspindžiui, laikui ir perkalbėjimui	PCB didelės spartos parinktis
Elektros taisyklės Kontroliuojamas projektavimo maršrutas	PCB didelės spartos parinktis
Elektros taisyklių rinkiniai (ECSets)	PCB didelės spartos parinktis

Funkcijos	Allegro PCB dizaineris
Matematinis projektavimo taisyklių aprašymas	PCB didelės spartos parinktis
Palaiko atvirkštinio gręžimo technologiją	PCB didelės spartos parinktis
Dinaminis fazių valdymas, ašių vėlavimai Z	PCB didelės spartos parinktis
Grįžimo kelio stebėjimas, siekiant užtikrinti signalo vientisumą	PCB didelės spartos parinktis
Constraint-Manager – HDI projektų taisyklių rinkinys	Miniatiūrizavimo parinktis
Smeigtukai ir asociacinės erdvinės, paketinės taisyklės, įskaitant tarpinio blokelio taisykles	Miniatiūrizavimo parinktis
Suvaržymais pagrįstas HDI projektų plėtros kelias	Miniatiūrizavimo parinktis
Plokščių su įterptais komponentais gamybos proceso taisyklių palaikymas	Miniatiūrizavimo parinktis
Komponentų, įterptų į vidinius plokštės sluoksnius, taisyklių palaikymas	Miniatiūrizavimo parinktis
Pinhole Stack redagavimas HDI projektuose	Miniatiūrizavimo parinktis
Dinaminis poravimas be tinklelio, linijos pratęsimas, pėdsakų poravimas	Miniatiūrizavimo parinktis
Sekimas išilgai netiesinio kontūro (lanksčioms plokštėms)	Miniatiūrizavimo parinktis
Vidinių sluoksnių įdubimų (tuštumų) palaikymas	Miniatiūrizavimo parinktis
Lygiagreti inžinerija – sluoksniavimas	PCB komandos dizaino variantas
Lygiagreti inžinerija – paskirstymas funkciniuose blokuose	PCB komandos dizaino variantas
Lygiagretusis inžinerija – centrinis būsenos skydelis projektavimo procesui valdyti	PCB komandos dizaino variantas
Lygiagreti inžinerija – grandinės paskirstymas	PCB komandos dizaino variantas
Apribojimų tarp sričių redagavimas	PCB komandos dizaino variantas
Tinklo klasių valdymas tarp regionų	PCB komandos dizaino variantas
Parametrizuotų RF juostų elementų redagavimas	PCB Analoginė / RF parinktis
Asimetriški tarpai	PCB Analoginė / RF parinktis
Dvipusė sąsaja su Agilent ADS	PCB Analoginė / RF parinktis
Schemų importavimas iš „Agilent ADS“ į „Design Entry Authoring“.	PCB Analoginė / RF parinktis
Mikrobangų plokščių projektavimas	PCB Analoginė / RF parinktis
Integruotas daugiakampių redaktorius mikrobangų topologijai	PCB Analoginė / RF parinktis
Automatinis maršrutas iki 256 sluoksnių	PCB maršruto parinktis
Automatinis maršruto parinkimas pagal DFM taisykles	PCB maršruto parinktis
Automatinis maršruto paskirstymas	PCB maršruto parinktis
Automatinis valdymo taškų generavimas	PCB maršruto parinktis
Sekimas pagal atskiras kiekvieno sluoksnio taisykles	PCB maršruto parinktis

Maršrutizuojant galima nurodyti laisvus kampus ir valdymo taškus. DFM algoritmai automatiškai sukuria optimalias įtraukas, pradedant nuo didžiausių ir sumažinant jas prieinamose ribose. Bandymo taško kūrėjas automatiškai įterpia bandomąsias angas arba trinkeles ant lentos. Bandymo taškai bandymo angų pavidalu gali būti išdėstyti tiek priekinėje, tiek galinėje plokštės pusėse, todėl galima naudoti vienpusius arba dvipusius testerius. Kūrėjai turi galimybę pasirinkti patikros taško įterpimo metodiką, atitinkančią jų gamybos reikalavimus. Bandymo taškus galima fiksuoti, kad nereikėtų keisti bandymo įtaiso. Bandymo taškų apribojimai apima bandymo zondų paviršiaus formą, dydžius, tinklelius ir mažiausius atstumus tarp skylių.

Automatinis apribojimais pagrįstas greitaeigių plokščių maršrutizavimas

Didelės spartos apribojimo sąlygos ir maršruto algoritmai taiko diferencines poras, tinklo planavimą, laiką s e signalo parametrai, skersinio pokalbio lygiai, sluoksnių dėklo maršrutizavimas ir specialūs geometrijos reikalavimai šiuolaikinėms didelės spartos grandinėms. Automatiniai maršruto parinkimo algoritmai tiksliai nukreipia į ir aplink perėjimus bei automatiškai palaiko nurodytą laiką. s m arba erdviniai kriterijai. Automatinis tinklo planavimas naudojamas triukšmo lygiui sumažinti triukšmui jautriose grandinėse. Skirtingoms plokštės sritims galite taikyti skirtingas projektavimo taisykles, pavyzdžiui, galite nustatyti didžiausio tankio laidininkų srityje ir ne tokias griežtas taisykles likusiai plokštės daliai.

Didelės spartos elektronikos kūrimas turi būti paremtas tinkamomis programinės ir techninės įrangos projektavimo priemonėmis. „Allegro PCB Designer“ yra galingas įrankis profesionalaus, kuriančio modernią, didelės spartos elektroniką, rankose. Naujausiame atnaujinime, 2 atnaujinimo leidime, išleistame šių metų kovo mėn., yra daug naujų darbo įrankių, kurie iš dalies buvo aprašyti šiame straipsnyje.

mikrovaldiklis ir įvairūs papildomi įrenginiai: nuolatinė ir laisvosios kreipties atmintis, klaviatūra, taip pat grafiniai ir raidiniai skaitmeniniai skystųjų kristalų ekranai.

2014 m. gruodžio mėn. galioja dabartinė „MultiSim 13.X“ versija.

Ryžiai. 11. Ultiboard programos rezultatai

Ryžiai. 12. MultiSim 20 programos darbo langas

Micro-CAP (Spectrum programinė įranga). Micro-Cap (Microcomputer Circuit Analysis Program) – profesionalus

Analoginio, skaitmeninio ir mišraus vidutinio sudėtingumo elektroninių prietaisų grandinių modeliavimo ir analizės programa.

Programą 1982 metais parašė Spectrum Software, nuo tada ji buvo nuolat plečiama ir tobulinama. Kompaniją savo ruožtu 1980 m. vasario mėn. įkūrė Andy Thompson, iš pradžių užsiimdamas programų rašymu Apple. Jis yra viename iš Silicio slėnio miestų – Sunnyvale (Kalifornija, JAV).

Dėl intuityvios sąsajos, nedidelių kompiuterių išteklių poreikių ir daugybės galimybių „Micro-Cap“ tapo populiarus tarp profesionalų ir studentų. Veikimo algoritmas apima elektros grandinės sukūrimą grafiniame redaktoriuje (13 pav.), analizės parametrų nustatymą ir gautų duomenų analizę. Programa savarankiškai sudaro grandinės lygtis ir atlieka momentinius skaičiavimus. Bet koks elementų schemos ar parametrų pakeitimas automatiškai atnaujina rezultatus.

Ryžiai. 13. Micro-Cap programos darbo langas

Grafinis redaktorius yra pagrįstas elektroninių komponentų bibliotekomis, kurias galima išplėsti remiantis eksperimentiniais arba informaciniais duomenimis naudojant įtaisytąjį Shape Editor modulį. Visi elementų reitingai ir parametrai gali būti pastovūs arba priklausyti nuo temperatūros, laiko, dažnio, grandinės būsenos ir kitų komponentų parametrų.

Animuotos dalys (LED, relės, septynių segmentų indikatoriai ir kai kurie kiti elementai) keičia būseną pagal jų gaunamus signalus. Modeliavimas apima įvairias analizes (14 pav.): pereinamuosius veiksnius, nuolatinės srovės perdavimo charakteristikas, mažų signalų dažnio atsakus, nuolatinės srovės jautrumą, harmoninius iškraipymus, Monte Karlą ir daugelį kitų. Patyrę vartotojai gali sukurti savo makromodelius, kurie palengvina modeliavimą neprarandant informacijos. Galima vienu metu naudoti skirtingus grandinės elementų standartus. Visiškas Spice modelių palaikymas leidžia naudoti projektus iš kitų programų (DesignLab, OrCAD, P-CAD). Vienintelis trūkumas, kurį galime pastebėti, yra būtinybė įdiegti papildomus elementus, nes Micro-Cap bibliotekų apimtis (net ir pilnoje versijoje) yra aiškiai nepakankama.

Programa Micro-Cap Active Filter Designer (15 pav.) suteikia galimybę automatiškai skaičiuoti aktyvius ir pasyvius Butterworth, Chebyshev, Bessel, elipsinius filtrus: žemi dažniai, aukšti dažniai, juostos pralaidumas, įpjova. Sukurtą filtrą galima įterpti į projektą. „Designer“ taip pat siūlo vartotojui pasirinkti operacijų stiprintuvus, kurie bus naudojami aktyviuose filtruose. Jis gali sukurti filtrus tikslioms vertėms arba standartinėms varžos reikšmėms.

Ryžiai. 14. Micro-Cap programos rezultatų darbo langas

Ryžiai. 15. Micro-Cap Active filtrų projektavimo programos darbo langas

„Micro-Cap“ kaina yra keli tūkstančiai dolerių, tačiau kūrėjo svetainėje galite atsisiųsti laisvai platinamą „Evaluation Version“ versiją, kurioje yra daug visos versijos funkcijų. Pagrindiniai skirtumai yra ne daugiau kaip 50 elementų grandinėje, sumažinta komponentų biblioteka, daugybės grafikų konstravimo apribojimai ir lėtas greitis.

Naujausia 2014 m. gruodžio mėn. versija yra „Micro-Cap 11“ (2013).

4. ELEKTRONINIŲ PRIETAISŲ PROJEKTAVIMO SISTEMOS

4.1. Cadence produktai

Vienos iš pirmaujančių kompanijų – „elektroninių“ CAD sistemų kūrėjų iš Cadence Design Systems – technologijos apima beveik visus sudėtingų elektroninių prietaisų ir sistemų projektavimo etapus – nuo ​​sistemos lygio, būdingo galutinės įrangos kūrėjams, iki lygių. loginio, grandininio ir topologinio labai didelio masto integrinių grandynų (VLSI) projektavimo, jų pakavimo, taip pat spausdintinių plokščių, ant kurių bus montuojami šie VLSI, kūrimas.

Šiuo metu „Cadence Design Systems“ turi „Cadence SPB“ (Silicon – Package – PCB) platformoje susijungusių programų grupę, anksčiau vadintą PCB dizaino studija. Kai kurie iš jų yra „Cadence“ sukurti („Allegro“, „Specctra“), kai kurie buvo įsigyti susijungus su „OrCAD Systems“ („OrCAD Capture“, „PSpice“).

Platformos koncepcija nukreipta į galutinį tikslą – sukurti „elektroninį“ produktą ir apima tiek VLSI (lustų), tiek jų korpusų, tiek spausdintinių plokščių kūrimą (16 pav.). Šiuolaikinis požiūris apima vienos informacinės erdvės naudojimą visais šiais ir vėlesniais suprojektuoto gaminio gyvavimo ciklo etapais.

Ryžiai. 16. Cadence SPB platformos koncepcija

Stengdamasi iš kiekvienos dalies išnaudoti geriausią, Cadence padidina savo programų integravimo laipsnį su kiekviena versija, dažnai naudodama terminą OrCAD/Allegro. Tuo pačiu metu šie gaminiai skiriasi: OrCAD gali būti išdėstyta kaip projektavimo sistema „paprastiems“ projektams, Allegro – sudėtingesniems projektams. Atitinkamai skiriasi jų funkcionalumas, reikalavimai ir kaina.

„Cadence SPB“ (PCB dizaino studija) šiuo metu apima:

Orcad Capture CIS – grandinės redaktorius su integruotais valdymo įrankiais ir interneto prieiga prie standartinių komponentų duomenų bazės;

Ryžiai. 17. Cadence OrCAD/Allegro mastelio keitimas

Concept HDL yra alternatyvus grandinės redaktorius. Paprastai naudojamas pakartotiniam dizaino naudojimui ir inžinierių bendradarbiavimui. Kiekvienas iš dviejų redaktorių turi savo požiūrį ir stipriąsias puses. Orcad Capture CIS naudojama darbui su paprastu projektu. Concept HDL tinka komandoms, kurioms sudėtingesnius projektus. Tokiu atveju visi darbai gali būti suskirstyti į vienos užduoties modulius ir paskirstyti projektuotojams;

PSpice/AMS Simulator – programa, skirta modeliuoti analoginius ir mišrius įrenginius;

PE Librarian – programa, skirta komponentų bibliotekoms kurti ir šioms bibliotekoms valdyti;

OrCAD/Allegro PCB Editor yra topologinis spausdintinių plokščių redaktorius, naudojamas elektroninių komponentų ir laidininkų projektų išdėstymui ir redagavimui, taip pat prietaisų paruošimui gamybai;

SPECCTRA – turi Placement Editor komponentų išdėstymo rengyklę ir Maršruto redaktoriaus pusiau automatinį tinklinių laidininkų maršruto parinkimo redaktorių;

SPECCTRA Autorouter – automatinis laidų maršrutizatorius (taip pat be tinklelio); OrCAD/Allegro PCB Signal Integrity yra signalo vientisumo analizės programa.

Orcad Capture. „Cadence OrCAD Capture“ programa (nuo DOS versijų) tapo de facto savo srities standartu dėl patogios, intuityvios sąsajos ir įvairių funkcijų, leidžiančių greitai atlikti reikiamus veiksmus. Projektavimo procesui paspartinti naudojamas CIS (Component Interchange System) „priedas“, suteikiantis prieigą prie elektroninių komponentų gamintojų informacinės informacijos tiek internetu, tiek per centrinę duomenų bazę.

Paieškos įrankiai leidžia rasti reikalingus komponentus naudojant įvairius parametrus kaip paieškos kriterijus. Radus komponentą, CIS perrašo visus jo duomenis: loginius, fizinius, gamintojo duomenis, užsakymo informaciją ir kt. ir palaiko prieigą prie jų iš „OrCAD Capture“. Jei komponentai, duomenų bazė ar schema yra modifikuojami, atnaujinimas įvyksta spustelėjus mygtuką. Dviejų krypčių integracija su PCB redaktoriumi užtikrina schemos atitikimą

Ir topologija, kai pertvarkomi atskiri elementai, kaiščiai arba keičiasi parametrai ir komponentų pavadinimai.

Pagrindinės „OrCAD Capture“ funkcijos:

1. Grandinės redaktorius sukurtas ant tradicinės OrCAD Capture sąsajos (18 pav.), kuri sujungia intuityvumą su įrankiais ir funkcionalumu, būtinais grandinės projektavimo problemoms spręsti. Jei norite sudėtingesnių diagramų, kelių puslapių

Ir hierarchinis veikimo būdas. Sistema užtikrina tvarkingas jungtis tarp visų grandinės dalių.

2. Centrinė informacinė sistema užtikrina išorinių duomenų sinchronizavimą su informacija projekto viduje. Naudojant Microsoft ODBC standartą, sistema gali būti integruota su bet kuria iš gerai žinomų duomenų bazių, nuo Excel ar Access iki MRP, ERP ar PLM sistemų. Sistemos lankstumas leidžia keliems vartotojams vienu metu pasiekti informaciją be trukdžių.

Ryžiai. 18. OrCAD Capture langas

3. Komponentų pasirinkimas. Dėl greitos prieigos, patogios paieškos sistemos ir galimybės pridėti komponentus prie projekto tiesiai iš išorinės duomenų bazės, CIS žymiai sumažina PCB kūrimo laiką. Komponentų įtraukimas tiesiai iš centrinės duomenų bazės (19 pav.) sumažina klaidų tikimybę surašant elementus ir leidžia kontroliuoti skirtingus standartus atitinkančių komponentų naudojimą.

4. Komponentų paieška internete. Viena iš CIS funkcijų yra galimybė ieškoti elementų internete naudojant interneto komponentų asistentą (ICA). Kaip ir vidinėje duomenų bazėje, galima ieškoti bet kokių elektrinių ar komercinių komponentų savybių. Nemokamoje duomenų bazėje, vadinamoje „Cadence ActiveParts“, yra daugiau nei du milijonai komponentų, kurių galima ieškoti pagal kriterijus ir peržiūrėti prieš įtraukiant į schemą.

Ryžiai. 19. Darbo su centrine duomenų baze struktūra naudojant komponentinės bibliotekos pavyzdį

5. Integracija su kitais OrCAD produktais. Dvipusis integravimas su OrCAD/Allegro PCB redaktoriumi

užtikrina be klaidų duomenų perdavimą iš grandinės į spausdintinę plokštę ir atvirkščiai. Grandinės sinchronizavimas automatizuotas po leistino laidų pakeitimo plokštėje. Užtikrina nuo galo iki galo laidininkų ir komponentų identifikavimą. „OrCAD Capture“ turi galimybę sukurti kitų CAD sistemų tinklo sąrašą.

6. Galimybė sudaryti diagramas ir elementų sąrašus pagal GOST.

2014 m. gruodžio mėn. naujausia versija yra Cadence OrCAD Capture 16.6 (2014).

OrCAD/Allegro PCB redaktorius. OrCAD/Allegro PCB redaktorius yra laikomas vienu geriausių pasaulyje savo klasėje. Tai interaktyvus apvalkalas, skirtas sudėtingoms daugiasluoksnėms spausdintinėms plokštėms kurti ir redaguoti. Jo plačios galimybės atitinka pačius šiuolaikinius reikalavimus. Jame „Cadence“ sukūrė „taisyklėmis pagrįsto“ dizaino koncepciją: komponentų išdėstymo apribojimus, grupavimą į grupes, kritinių grandinių laidų pločio nustatymą ir kt. (20 pav.).

Ryžiai. 20. Komponentų technologinio išdėstymo ant spausdintinės plokštės taisyklės (dešinėje) (kairėje)

Šiuolaikinei PCB gamybai reikalingi labai sudėtingi ir galingi metalizavimo sluoksnių projektavimo įrankiai. Norint sumažinti galutinę gaminio kainą, šių sluoksnių skaičių būtina sumažinti iki minimumo. Šią problemą išsprendžia „Allegro PCB“ sistema, kurioje yra labai veiksmingų įrankių planuoti ir redaguoti spausdintinių plokščių sluoksnius, kad būtų sukurta vienoda galios išsklaidymas. Sistemoje yra PCB išdėstymo parinkimo ir padalijimo į sluoksnius įrankiai, vidinių metalizavimo sluoksnių neigiamas arba teigiamas atvaizdavimas, taip pat įvairios parinktys, leidžiančios vartotojui apibrėžti galios sluoksnių fragmentus. Naudotojui pateikiamas visas įrankių rinkinys fotokaukėms ir spausdintinėms plokštėms gaminti bei jų testavimui (įskaitant Gerber 274x angų lentelę; NCDrill lentelę su informacija apie bendrą skylių skaičių, koordinates ir dydžius, taip pat kaip įvairūs spausdintinių plokščių brėžiniai). Galimas pilnas paketo integravimas su vidinėmis arba konkrečiomis išorinėmis sistemomis, naudojamomis konkrečioje gamyboje (21 pav.).

Funkcijų spektras leidžia išspręsti daugybę projektavimo ir gamybos problemų. Galinga komponentų ir jų grupių planavimo ir išdėstymo sistema apima galimybę kopijuoti topologijos fragmentus kaip šablonų modulius, kad būtų galima radikaliai sumažinti talpinimo fazę.

Topologijos kūrimas ir redagavimas spausdintinėse plokštėse yra paremtas įvairių objektų – laidininkų, perėjimų – stūmimo ir lenkimo realiuoju laiku technologijomis, kurios leidžia vizualiai kontroliuoti nustatytas ilgių ir vėlavimų taisykles. Plyšimas ir atstatymas dinaminiuose daugiakampiuose dedant komponentus ir klojimo maršrutus vyksta realiu laiku.

Su PCB redaktoriumi taip pat galite sukurti visą failų rinkinį nuotraukų braižytuvui, PCB dalių apdorojimui ir testavimo failams (Gerber 274x, NC gręžtuvas ir kt.).

Ryžiai. 21. OrCAD/Allegro PCB redaktoriaus langas

Prie OrCAD/Allegro PCB redaktoriaus galima prijungti šias parinktis.

RF parinktis. Aukšto dažnio (HF) ir mikrobangų plokščių topologijų kūrimas. Daugelyje šiuolaikinių skaitmeninių spausdintinių plokščių yra grandinių, veikiančių radijo dažnių diapazone. Šios grandinės turi specifinius reikalavimus ir paprastai yra sukurtos ir imituojamos Agilent ADS projektavimo aplinkoje (anksčiau Agilent EEsof). Tačiau šios grandinės turi būti toje pačioje plokštėje su kitomis skaitmeninėmis ir analoginėmis grandinėmis. Norėdami tai padaryti, OrCAD/Allegro PCB redaktoriuje PCB projektavimo proceso metu yra galimybė importuoti Agilent ADS sukurtus RF blokus, be to, yra daugybė galimybių dirbti su tokiais komponentais:

naujų RF komponentų kūrimas;

nustatymus RF komponentai;

RF elementų naudojimas sekimo metu;

RF elementų ar grupių perkėlimas iš sluoksnio į sluoksnį;

juostų linijų elektrinių parametrų skaičiavimas;

RF komponentų pavertimas daugiakampiais;

pėdsakų pavertimas juostinėmis linijomis ir „juostelių“ parametrų nustatymas. Miniatiūrizavimo galimybė. Mikrominiatiūrizavimas:

pinhole ir erdvinės, partijos taisyklės, įskaitant tokias taisykles kaip „per in pad“;

plokščių su įmontuotais komponentais taisyklių palaikymas;

komponentų, įmontuotų į vidinius plokštės sluoksnius, taisyklių palaikymas;

sekimas išilgai netiesinio kontūro (lanksčioms plokštėms);

dinaminis laidininkų sutvirtinimas ties lanksčių ir standžių dalių riba;

kelių pakopų mikroperėjimų valdymas.

PCB komandos dizaino parinktis leidžia keliems inžinieriams asinchroniškai bendradarbiauti hierarchiniame produkto kūrimo procese. Projektą galima suskirstyti į iš anksto nustatytus hierarchinius lygius ir paskirstyti komandos nariams, suteikiant kiekvienam inžinieriui atskirą erdvę savo projekto daliai plėtoti ir patikrinti.

FPGA sistemos planavimo parinktis. Spausdintinių plokščių FPGA optimizavimas.

Spausdintinės plokštės 3D vizualizavimo galimybė. Šios parinkties naudojimo pavyzdys parodytas fig. 22.

Ryžiai. 22. Spausdintinės plokštės 3D vizualizacija

PSpice/AMS simuliatorius. PSpice/Allegro AMS Smulator programa naudojama analoginiams skaitiniams modeliavimui atlikti. Vartotojas gali sukonfigūruoti diagramos simbolius taip, kad jie atitiktų Spice modelį ir atlikti skaitmeninius modeliavimus. Taip pat galite lengvai suderinti elektros grandinės schemos komponentus, jų vietą plokštėje ir modeliavimo rezultatus, kad greitai nustatytumėte įvairias charakteristikas (23 pav.).

Ryžiai. 23. Elektros grandinės schemos komponentų atitikimas,

jų vieta spausdintinėje plokštėje ir modeliavimo rezultatai PSpice/Allegro AMS Simulator

OrCAD/Allegro yra suderinamas su Microsoft produktais ir suteikia galimybę konfigūruoti komandų juostą. Naudodami specializuotą kalbą galite pritaikyti aplinką pagal savo poreikius ir norus.

Naujoji Cadence strategija apima ne nuolatinį naujų versijų išleidimą, o jų atnaujinimus (pagal pareiškimus kartą per ketvirtį). Programos platinimas yra mokamas, tačiau yra ir bandomoji naujausios versija

2014 metų gruodžio mėnesio programos versija – OrCAD/Allegro SPB 16.6.

SPECCTRA. SPECCTRA yra automatinė PCB maršrutizavimo programa iš Cadence Design Systems. Kartais jis vadinamas Allegro PCB maršrutizatoriumi. 2014 m. gruodžio mėn. naujausia versija yra 16.5.

SPECCTRA programa sėkmingai atskleidžia labai sudėtingas plokštes dėl naujo grafinių duomenų pateikimo principo, vadinamosios ShapeBased technologijos. Skirtingai nuo anksčiau žinomų paketų, kuriuose grafiniai objektai pateikiami kaip taškų koordinačių rinkinys, ši programa naudoja kompaktiškesnius metodus jų matematiniam aprašymui. Dėl to padidėja didelio komponentų tankio spausdintinių plokščių maršrutizavimo efektyvumas, užtikrinamas automatinis tos pačios grandinės maršrutizavimas su skirtingo pločio pėdsakais ir kt.

SPECCTRA automatinis maršrutizatorius naudoja prisitaikančius algoritmus, kurie įgyvendinami per kelis sekimo veiksmus. Pirmuoju praėjimu absoliučiai visi laidininkai sujungiami, nekreipiant dėmesio į galimus konfliktus, atsirandančius dėl to paties sluoksnio laidininkų susikirtimo ir tarpų pažeidimo. Kiekvienu paskesniu praėjimu autorouteris bando sumažinti konfliktų skaičių nutraukdamas ir iš naujo klodamas jungtis (nuplėšimo ir bandymo metodas) ir stumdamas laidininkus, išstumdamas kaimyninius (stumimo ir stumdymo metodas). Informacija apie konfliktus dabartiniame trasoje naudojama „mokymui“ - keičiant svorio koeficientus (bausmes), kad pakeitus strategiją sumažėtų konfliktų skaičius kitame važiavime.

Laidininkų maršruto parinkimas atliekamas trimis etapais: preliminarus maršruto parinkimas, automatinis maršruto parinkimas ir papildomas automatinio maršruto parinkimo rezultatų apdorojimas.

Visos sekimo fazės atliekamos interaktyviai arba automatiškai, naudojant specialių komandų rinkinį (24 pav.).

Ryžiai. 24. SPECCTRA programos ekranas interaktyvaus komponentų išdėstymo režimu