Überprüfung von CAD-Leiterplatten. Überblick über die PCB-Designtechnologien von Cadence Allegro PCB Designer. Zu den weiteren Routingfunktionen für Mikrowellenplatinen gehören
CAD für komplexe Leiterplatten
Allegro besteht aus einer Basislizenz und einer Reihe zusätzlicher Optionen, die ein „Add-on“ zur Basislizenz darstellen und leistungsfähigere, spezialisierte Funktionen für verschiedene Anwendungen bieten.
Vorteile von Cadence Allegro und OrCAD
Stabilität und fehlerfreier Betrieb des Programms
Skalierbar von kostengünstigem OrCAD bis hin zu leistungsstarken Allegro-Optionen
Riesige Auswahl an Referenzdesigns und Bibliotheken im Allegro-Format
Erstklassige Modellierung, Integration mit PSpice und Sigrity
Praktischer Tabelleneditor für Constraint Manager-Regeln
Hohe Effizienz bei der Arbeit mit komplexen Platinen
Warum entscheiden sich Entwickler für Cadence Allegro?
Ein mit OrCAD kompatibler Schaltplaneditor und die Möglichkeit, hochwertige Schaltpläne, Platinen und Bibliotheken aus P-CAD zu importieren, gepaart mit einer einfachen und benutzerfreundlichen Oberfläche, machen Cadence Allegro zur besten Option für einen schrittweisen „nahtlosen“ Übergang zu neuen Technologien . Die in Allegro integrierten Berichte ermöglichen die Darstellung der Konstruktionsdokumentation gemäß ESKD direkt aus dem CAD heraus.
Eine praktische Verbindung zwischen dem Schaltplaneditor und dem PCB-Editor ermöglicht es Ihnen, beim Platzieren eine Komponente aus dem Schaltplan auf die Platine zu „ziehen“, eine Komponente auf dem Schaltplan auszuwählen und auf der Platine anzuzeigen, einen Pin oder ein Netz auf der Platine hervorzuheben und sehen Sie es auf dem Schaltplan. Die Funktionalität einer einheitlichen Bibliothek von Unternehmenskomponenten reduziert die Anzahl der durch den menschlichen Faktor verursachten Fehler.
Sie können die unterschiedlichsten Bibliothekskomponenten nicht nur aus dem Standardangebot, sondern auch von Internetportalen wie DigiKey, ActiveParts nutzen. Die resultierenden Komponenten können direkt aus dem Internet auf der Schaltung installiert und anschließend angepasst und in einer einzigen Bibliothek mit elektronischen Unternehmenskomponenten gespeichert werden.
Mit der leistungsstarken manuellen Routing-Funktion können Sie einzelne Signale, Differenzpaare, Busse und einfach gruppierte Verbindungssätze sofort weiterleiten. Das Signallängenausgleichssystem erfüllt effektiv alle modernen Anforderungen zur Verfolgung von Howie PCIe, Ethernet, HDMI, DDR (T-Verbindungen, Fly-By) usw.
Vollständige Integration mit Unternehmenskomponentenbibliotheken, PDM-Systemen (SolidWorks EPDM, Windchill, TeamCenter usw.), mit mechanischen CAD-Systemen (Compass 3D, SolidWorks, Creo usw.), die Möglichkeit, STEP-Modelle von Komponenten, Gehäusen usw. zu importieren und zu exportieren Die Leiterplattenmontage macht Cadence Allegro zu einer idealen Lösung für große Unternehmen, die komplexe Elektronik entwickeln.
Vergleich mit anderen, einfacheren CAD-Systemen
Das sagen die Entwickler nach dem Wechsel zu Allegro:
Dieses System ist viel stabiler – und die CAD-Systeme, mit denen wir zuvor gearbeitet haben, froren bei komplexen Projekten ständig ein oder stürzten ab
Der tabellarische Regeleditor ist viel komfortabler und einfacher zu verwenden als Regeln in Form von „Ausdrücken“ und außerdem viel leistungsfähiger.
Online-Prüfungen verlangsamen die CAD-Arbeit überhaupt nicht – aber zuvor mussten wir sie ausschalten oder ihre Anzahl minimieren, und es dauerte so lange, bis die endgültige DRC-Prüfung abgeschlossen war.
Sehr nützlich ist die integrierte Berechnung von Impedanz und Schichtaufbau – dadurch hebt sich Allegro von anderen CAD-Systemen ab.
Bei Allegro gibt es kein Problem wie „unvollständige Verbindung der Leitungen mit den Pads“. Das bedeutet, dass meine Kettenlängenregeln immer korrekt befolgt werden.
Im Gegensatz zu anderen CAD-Systemen, bei denen alte Fehler nicht korrigiert und neue erstellt werden, erleben wir bei Allegro vierteljährlich die Entstehung neuer Funktionen und die sorgfältige Arbeit zur Korrektur festgestellter Fehler.
Es ist sehr praktisch, dass das Optionsfenster für den aktuellen Befehl, den Objektauswahlfilter und die Layer-Sichtbarkeitssteuerung ständig geöffnet ist – im Gegensatz zu anderen CAD-Systemen, wo man ständig durch Menüs und Fenster stöbern muss.
Allegro bietet wunderbare Optionen zum Anpassen von Hotkeys und Maussteuerungsfunktionen.
Bei der Arbeit mit sehr großen Projekten kommt es im Gegensatz zu anderen CAD-Systemen weder zu Abstürzen noch zu einer Verlangsamung des Systems.
Die Funktion der Multiplikation von Fragmenten (wiederholten Knoten) funktioniert erstaunlich gut – sie schlägt nie fehl und erfordert nicht die Erstellung hierarchischer Schemata.
Allegro verfügt über ein integriertes leistungsstarkes prätopologisches Signalintegritätsanalysesystem mit hoher Zuverlässigkeit der Ergebnisse und kann und sollte wirklich für die Arbeit verwendet werden.
Das Analog-zu-Digital-Modellierungssystem PSPICE ist die beste Lösung, insbesondere mit der Advanced Analysis-Funktion und der Konstruktion von Verhaltensmodellen in C++.
Sehr gute russischsprachige Betreuung und Schulung.
Möglichkeit des hochwertigen Imports alter Projekte aus P-CAD, Altium, PADS.
Das System zum Arbeiten mit Polygonen ist hinsichtlich Komfort und Qualität erstaunlich – es ermöglicht das Verlegen von 50 bis 100 Polygonen pro Tag ohne großen Aufwand – und wird nicht langsamer. Darüber hinaus können Sie Eigenschaften für Polygone, Stifte und Löcher festlegen – alles geschieht im Handumdrehen und sehr schnell. Polygone werden bei allen Topologiebearbeitungsvorgängen sofort dynamisch aktualisiert.
Auch die Linux-Unterstützung ist ein wichtiges Feature.
Die Skalierbarkeit der Lösung und Floating-Lizenzen ermöglichen es Ihnen, den optimalen Preis für eine Workstation zu erhalten – ab 150.000 Rubel, mit dem kein Konkurrenzsystem mithalten kann.
Erweiterte Optionen wie High Speed und Team Design bieten Funktionen, über die andere, einfachere CAD-Systeme im Allgemeinen nicht verfügen, z. B. Kontrolle von Verzögerungen innerhalb der Chips, Verzögerung im Via, automatische Ausrichtung der Länge von DDR-Signalen, automatische Phasenausrichtung im Diff. gepaart mit dynamischer Verfolgung von Fehlanpassungen.
Beschreibung von Cadence Allegro
Allegro Design Entry Capture CIS-Schaltkreiseditor – Vorteile
Kompatibel mit dem beliebten OrCAD Capture-Editor
Möglichkeit, Schaltpläne aus PCAD und Altium zu importieren
Möglichkeit der Dokumentationsausgabe mittels ESKD
Riesige Bibliothek mit Standardsymbolen (über 44.000)
Online-Komponentenbibliothek (über 15 Millionen)
Online-Shop für Anwendungen, IBIS-Modelle, SPICE-Modelle und Bibliotheken
Möglichkeit, den Komponenten-Footprint anzuzeigen
Drucken Sie Diagramme mit einfacher Navigation als intelligentes PDF
Einstellung und gleichzeitiges automatisches Routing von Signalgruppen
Gleichzeitige Auto-Bus-Anbindung
„Räume“ für die weitere Nachverfolgung einrichten
Automatisiertes Verlegen von Verbindungen im Diagramm
Leistungsstarke Tcl/Tk-Skriptsprache zum Schreiben von Routinen
Online-Verifizierung von DRC-Systemen, einschließlich benutzerdefinierter Regeln
Rückwärts- und Vorwärtsanmerkung (Austauschen von Pins oder Elementen)
Mit PCB-Editor vernetzen (auswählen und markieren)
Importieren und exportieren Sie FPGA-Pin-Tabellen beim Erstellen eines Symbols
„Versionen“ in einem Diagramm verwalten
Praktischer Mechanismus zur visuellen Überprüfung mehrseitiger Diagramme
Bibliotheksverwaltungssystem Komponenteninformationssystem (Capture CIS)
Im Schaltplaneditor integrierte Komponentendatenbank
Funktionalität einer einheitlichen Datenbank von Unternehmenskomponenten
Integration mit PDM-Systemen: SolidWorks EPDM, Windchill,
T-Flex, Suche usw.
Schnittstelle zu relationalen ERI-Datenbanken (SQL, MS Access, Excel)
Möglichkeit der parametrischen Suche nach benötigten Komponenten
Verwaltung der „Anwendbarkeit“ von ERI, Kontrolle des Zugriffs auf die Datenbank
Möglichkeit, 3D-Modelle und Datenblätter mit ERI zu verbinden
Suchen Sie im Schaltungseditor in den Katalogen von DigiKey, Mouser usw. nach ERI
Editor konventioneller Grafiksymbole (UGO)
Möglichkeit, ein Symbol aus einem Diagramm zu extrahieren und zu korrigieren
Möglichkeit, UGO aus einer Excel-Tabelle oder einem Datenblatt zu erstellen
Komponenten-Footprint-Editor
Bequemer und leistungsstarker „Assistent“ zum Erstellen von Komponenten
Möglichkeit der Erstellung von Freiformplattformen
Dienstprogramm zum automatischen Erstellen von Komponenten gemäß IPC-7351
PCB-Editor (Allegro PCB Designer), grundlegende Lizenzfunktionen
Import aus PCAD, Altium und anderen CAD-Systemen
Importieren einer Leiterplattenstruktur aus DXF, IDF oder STEP
Layer-Stack-Editor, Impedanzrechner
Halbtransparente Darstellung der Ebenen
Anzeige des Netznamens auf Leiter, Land und Pin
Möglichkeit, mit der Tafel in „Spiegel“-Anzeige zu arbeiten
Platzieren Sie Komponentengruppen durch direkte Auswahl aus dem Diagramm
Automatische Ausrichtung von Komponentengruppen
Volle Unterstützung für die Differenzialpaarverfolgung
Automatische Erstellung von „Fan-out“
Automatische „Feinabstimmung“ der Verbindungen
Verwenden Sie Formeln, um Längenausrichtungsregeln festzulegen
Elektrische Regeln und Einschränkungen
(ECSet – Reflexionen, Verzögerungen, Übersprechen)
Berücksichtigung von Via-Verzögerungen
Unter Berücksichtigung der Verzögerungsverteilung innerhalb von Mikroschaltungen
Automatische Platzierung von Lochgruppen entlang von Routen
Kontrolle des Durchgangs von Leitern über Schlitze in Polygonen
Möglichkeit des Rückwärtsbohrens
Automatisches Zuschneiden, Schieben und Springen beim Nachzeichnen
Komfortables Subsystem zum Erstellen eines Routenplans
Automatische Erstellung und automatische Ausrichtung von Markierungen
Schneller Export von Gerber-Dateien, DXF und ODB++
Import von 3D-Modellen von STEP- und IDF-Komponenten
Verfolgung nach Signalgruppen
T-Fan- und Fly-By-Tracing für DDR
Halbautomatischer Abgleich von DDR-Signallängen etc.
Automatische Multiplikation von Spurenfragmenten
Dynamische Polygone mit automatischer Aktualisierung
„Tröpfchen“ auf Standorten mit DRC-Bereitstellung
Automatische Platzierung über Arrays
Erstellung von Projekten und Spezifikationen mit „Ausführungsoptionen“
Einzigartige Funktionen des Cadence Allegro PCB Editor:
Berücksichtigung der Ausbreitungsverzögerung in Durchkontaktierungen
Der Editor berücksichtigt die Ausbreitungsverzögerung entlang der Z-Achse in Durchkontaktierungen und erhöht so die Genauigkeit der Ausrichtung der Signalausbreitungsverzögerung.
Berücksichtigung unterschiedlicher Signalverzögerungen innerhalb von Mikroschaltungen
CAD berücksichtigt unterschiedliche Signalverzögerungen innerhalb des Chips und erhöht so die Genauigkeit der Längenausrichtung. Verzögerungen im Chip können in Tabellenform angegeben oder aus einer Textdatei importiert werden.
Schnitte in Polygonen unter Autobahnen finden
CAD erkennt einen falschen Signaldurchgang über Ausschnitte im Polygon (was zu Signalverzerrungen führen kann).
Offsetverfolgung
Dies ist eine sehr relevante Funktion für Signale mit Frequenzen über 2 GHz, um das Problem der Pfadimpedanzabweichung beim Durchgang über Glasfaserstränge im Dielektrikum zu lösen. Dadurch kann durch die Verfolgung in einem nicht orthogonalen Winkel der Einfluss der dielektrischen Struktur auf die Signalqualität gemittelt werden.
Rückwärtsbohren
CAD unterstützt die Back Drilling-Technologie, um die Qualität von Hochgeschwindigkeitssignalen zu verbessern.
Gleichmäßige Verteilung der Spuren
Der Allegro PCB Editor kann Leiterbahnsegmente automatisch gleichmäßig verteilen, um Übersprechen von Nachbarn zu reduzieren.
DRC (Constraint Manager) Einschränkungs- und Regelverwaltungssystem
Festlegen von Regeln und Einschränkungen mithilfe einer praktischen Tabelle
Physische Einschränkungen der Demokratischen Republik Kongo (Leiter, Abstände, Einschränkungen).
nach Länge usw.)
Online-DRC-Prüfungen, Durchsetzung von Regeln
Möglichkeit, Verstöße gegen die Demokratische Republik Kongo hervorzuheben
Möglichkeit, Regeln und Einschränkungen in Regionen festzulegen
Design für Fertigungsregeln (DFM, DFA)
Überprüfung der Höhe von Komponenten, Kühlkörpern und Gehäusen im DRC
Möglichkeit zur Einstellung von min. und max. Kettenlänge
Begrenzen Sie max. Anzahl der Schaltungsdurchkontaktierungen
Erweiterte DRC-Prüfungen wie blankes Kupfer usw.
Specctra-Autorouter
Gleichzeitige Verfolgung in 6 MPP-Schichten
Vollständige Berücksichtigung der festgelegten DRC-Regeln und -Einschränkungen
Unterschiede zwischen Allegro und Cadence OrCAD, Altium P-CAD und anderen weniger leistungsstarken CAD-Systemen
Komponenteninformationssystem – Einheitliches Komponentendatenbank-Verwaltungssystem
Anwendungsmodus „Flussplanung“ – Routenplanung mithilfe von Bündeln (Busse, die die Anzahl und Breite der darin enthaltenen Kreise berücksichtigen)
Auf dynamischen DFA-Regeln basierende interaktive Platzierung – Platzierung von Komponenten mithilfe einer Tabelle mit Lücken zwischen verschiedenen ERI-Gehäusen
Größenänderung/Neuplatzierung von Diff-Paaren – Das Umleiten von Diff-Paaren mit neuen Größen und Lücken erfolgt automatisch auf der gesamten Platine
Ecken umwandeln – die Konvertierung von Leiterbahnecken auf der gesamten Platine oder ausgewählten Schaltkreisen wird auf Ihren Wunsch automatisch durchgeführt
Dynamische Phasensteuerung der Differentialpaare – Die dynamische Phasensteuerung der Differentialpaare wird automatisch durchgeführt
Erweiterte Einschränkungen (Formeln, relational) – Formeln in Einschränkungen und „relativen“ Regeln ermöglichen die Erstellung von Regelsätzen für die modernsten Schnittstellen
Elektrische Regeln (Reflexion, Timing, Übersprechen) – Kontrolle von Reflexionen, Timing-Regeln, Übersprechen in Regeln
Regeln für die Paket-Pin-Verzögerung (für Die-2-Die-Verzögerung) – unter Berücksichtigung von Verzögerungen innerhalb von Mikroschaltungspaketen
Z-Achsen-Verzögerungsrückmeldung – unter Berücksichtigung von Verzögerungen in Durchkontaktierungen
F2B-Wiederverwendungsmodule – Wiederverwendung von „scheme+trace“-Modulen, Speichern in der Bibliothek
Konturrouting mit Schiebe-Bogenrouten – Routing entlang einer Kontur, mit Bögen, automatisches Routing „entlang der Linie“
Entfernen nicht verwendeter Vias im Stapel – Entfernen nicht verwendeter Vias im Stapel
Hinterbohren (bibliotheks- oder parametergesteuert) – Unterstützung für Hinterbohren, entweder basierend auf einer Lochbibliothek oder basierend auf Projektparametern
Separate NC-Dateien für das Hinterbohren – separate NC-Dateien für das Hinterbohren
Speed-Board-Routing-Option
Hochgeschwindigkeitsoption
Die Allegro High Speed Option enthält alle zusätzlichen Funktionen, die Sie zum Routing digitaler High-Speed-Leiterplatten benötigen.
Bei Projekten mit Signalfrequenzen über 300 MHz (die Schnittstellen wie PCI Express, DDR2/3/4, GHz Ethernet, GTX usw. enthalten) ist es äußerst wichtig, alle Faktoren zu berücksichtigen, die die Signalqualität auf der Leiterplatte beeinflussen. Der PCB-Designer benötigt ein Werkzeug, das ihm nicht nur ermöglicht, die Längen von Signalgruppen auf der Platine effektiv auszurichten, sondern ihm auch die folgenden Funktionen bietet:
Richtet die Signalphase in der gesamten Kette dynamisch aus, um Verzerrungen zu reduzieren
Halbautomatische Ausrichtung der DDR-Buslängen
Erstellen und Platzieren von Strukturen aus Vias,
Verwenden Sie sie als Fanouts
Verwendung von Via-Strukturen auf dem Diff. in Paaren
mit automatischer Platzierung von Löchern für den Rücklauf
Automatischer Verzögerungsausgleich
Allegro führt den automatischen Verzögerungsausgleich jetzt schneller und besser durch. Diese Funktion ist äußerst nützlich, weil... Die Anzahl der Leitungen auf einer Leiterplatte, die eine Längenausrichtung erfordern, nimmt zu und kann auf einer typischen Mehrschichtplatine bereits zwischen mehreren zehn und mehreren Hundert liegen. Der Editor richtet die Länge interaktiv ausgewählter Routen automatisch nach den vorgegebenen Regeln aus.
Dynamische Signalphasensteuerung
Mit Allegro können Sie die Phase des Signals entlang der gesamten Länge der Kette dynamisch anpassen, was für die Reduzierung von Verzerrungen unerlässlich ist. Darüber hinaus können Sie mit dem Editor genau das Fragment der Spur auswählen, in dem die Phasenfehlanpassung aufgetreten ist, und die Phase lokal ausrichten.
Teamarbeit an einem Projekt
Symphony-Team-Designoption
Um die Geschwindigkeit der Projektabwicklung zu erhöhen, können Sie mit der neuen Option Symphony Team Design die gemeinsame Arbeit mehrerer Spezialisten organisieren. Dies kann entweder in Form der Aufteilung der Platine in Teile erfolgen, die zur Weiterleitung an Ingenieure „gesendet“ werden und dann in einem Projekt zusammengefasst werden, oder es kann eine Online-Arbeit in einem Projekt organisiert werden, bei der jeder die Aktionen anderer Teilnehmer über das Netzwerk sieht.
Aufteilung der Leiterplatte in Zonen durch Schichten
Aufteilung der Leiterplatte in Zonen nach Fläche
Gruppen-PCB-Rückverfolgung
Komfortables Projektkontrollpanel
Weiche Grenzen zwischen Zonen
Leitungsklassen in Zonen verwalten
Sehen Sie sich die Aktivitäten anderer Benutzer an
Routing-Automatisierung
Designplanung
Mit den optionalen Designplanungstools können Sie Planung und Routing automatisieren und können bei der Arbeit mit komplexen Projekten mit einer großen Anzahl von Signalbussen und Chips mit Austauschfunktionen sehr nützlich sein.
Sie können bereits in der Platzierungsphase virtuelle Kanäle verlegen
für Dirigenten, die Machbarkeit der Trassierung vorab zu beurteilen. Die Breite des Kanals spiegelt den tatsächlichen Platzbedarf für die Verlegung aller Leiter darin unter Berücksichtigung der Lücken wider. Mit ihnen ist es einfacher, automatische Austauschbefehle zu verwenden, da sie die Ausrichtung der Leiter und die Seite berücksichtigen, von der aus sie mit der Mikroschaltung verbunden sind. Danach erhöht sich die Effektivität des automatischen Tracings spürbar. Leiter werden geordneter und mit weniger Durchkontaktierungen verlegt.
Die Option umfasst die folgenden Funktionen
Fähigkeit zur Analyse der Routing-Machbarkeit
Erstellen eines topologischen Routingplans
Automatische Generierung der Leitertopologie nach Plan
FPGA-Pin-Optimierungsoption
FPGA-Systemplaner
Der Allegro FPGA System Planner automatisiert die komplexen Prozesse der Erstellung von FPGA-UGOs, der Bestimmung äquivalenter Pins sowie des Austauschs von Pins und Blöcken und vereinfacht und beschleunigt dadurch die Entwicklung von Leiterplatten erheblich.
Das Entwerfen einer FPGA-Leiterplatte mit mehr als 2000 I/O-Pins ist zu komplex, um es von Hand durchzuführen. Um ein FPGA-Projekt abzuschließen, ist eine ständige Kommunikation zwischen Logikentwicklern und Systementwicklern erforderlich
und Boardentwickler. Insgesamt handelt es sich bei dieser Kommunikation um Routine
und sogar überflüssig. Und es sind FPGAs, die den Kommunikationsprozess aufgrund der Vielzahl mehrdimensionaler Input-Output-Regeln so komplex machen. Diese Probleme können durch den Einsatz eines FPGA-Schedulers gelöst werden, der all diese komplexen Prozesse automatisiert.
Dadurch wird die Entwicklung von Leiterplatten für FPGAs erheblich vereinfacht und beschleunigt.
Der FPGA-Scheduler automatisiert vollständig die Prozesse der Zuordnung von FPGA-Pins zu anderen Komponenten, der Erzeugung von Schaltkreisen und der Weiterleitung von Verbindungen, wobei für alle diese Prozesse die folgenden Einschränkungen beachtet werden:
Logische Einschränkungen – die Pinbelegung muss den Protokollanforderungen der entsprechenden Schnittstelle genügen. Bei quellensynchronen Bussen ist dies beispielsweise für eine erfolgreiche Datenerfassung erforderlich
Sowohl die Daten als auch die entsprechenden Taktsignale wurden korrekt an die Pins ausgegeben.
Mit dem FPGA I/O DRC sind elektrische Einschränkungen verbunden. FPGAs verfügen über eine komplexe Bankstruktur und einen detaillierten Satz entsprechender Regeln. Damit eine Bank für eine Schnittstelle verwendet werden kann, müssen die elektrischen Standardsignale dieser Schnittstelle angegeben werden.
Physische Einschränkungen im Zusammenhang mit der Position verschiedener Geräte auf der Platine. Die Stifte müssen so ausgewählt werden, dass Kabelkreuzungen und die Anzahl der für die Platinenführung erforderlichen Lagen minimiert werden.
Funktionalität der FPGA System Planner-Option
Berücksichtigung logischer, elektrischer und physikalischer Einschränkungen
Automatische Auswahl und optimaler Austausch der FPGA-Pins
Automatische Generierung von UGO-Symbolen für FPGAs
Minimierung von Signalkreuzungen während der Routenführung
Eine Bibliothek präziser und bewährter FPGA-Modelle, die Regeln für die Elektrik und Pinbelegung enthalten.
Designoption für Mikrowellenplatinen
Analog-/RF-Option
Die Analog/RF-Option bietet einen leistungsstarken und flexiblen Satz an Werkzeugen für die manuelle und automatische Platzierung, Weiterleitung und Bearbeitung von Mikrowellenlayouts und analogen Signalen auf Leiterplatten als in den standardmäßigen Allegro PCB Editor integriertes Add-on.
Da die RF-Option parametrisierte Mikrowellentopologieelemente unterstützt, bietet sie einen sehr einfachen Mechanismus zum Erstellen, Platzieren und Verbinden von Mikrowellenelementen auf der Platine. Es ermöglicht die einfache Verfolgung von Streifen- und Mikrostreifenleitungen mit einer Vielzahl von Rotationsoptionen, wie z. B. „optimal abgeschrägter“ Mikrowellenrotation, abgerundeter oder rechteckiger Rotation. Außerdem können Sie zwei Punkte direkt mit einem Mikrowellenpfad oder -mäander mit bestimmten Eigenschaften verbinden.
Weitere Funktionen zum Routing von Mikrowellenplatinen sind:
Verschieben, drehen, spiegeln, kopieren Sie ausgewählte Mikrowellenkomponenten oder Objektgruppen (Polygone, Linien, topologische Elemente, Durchkontaktierungen).
Gruppenkopieren, Spiegeln, Drehen von Mikrowellenkomponenten oder -sätzen
Übertragung von Mikrowellenkomponenten oder deren Gruppen von Schicht zu Schicht
Ändern der Mikrowellenparameter von Objekten und automatisches Regenerieren ihrer Form entsprechend den neuen Parametern
Einfügen von Bibliotheks-Mikrowellenkomponenten während des Routings
Elektrische Berechnungen und Angabe der Mikrowellenpfadparameter
Erstellen Sie Ihre eigenen topologischen Mikrowellenelemente
Konvertieren von Mikrowellenelementen in Polygone
Konvertieren von Allegro-Editor-Spuren (Leitern) in Streifenleitungs-Übertragungsleitungen
Anfasen der Ecken von Mikrowellenstrecken
Anzeigen und Ändern der Werte von Variablen und Ausdrücken
Schnelle Vervielfachung von Mikrowellenfragmenten, einschließlich Spiegelung für symmetrische/symmetrische Schaltkreise
Platten mit hoher Dichte
Miniaturisierungsoption
Diese Option bietet zusätzliche Optionen beim Design von Platinen mit Mikro-Vias (blind, blind) und eingebetteten Komponenten. Ermöglicht die Nutzung von Hohlräumen innerhalb der Platine und vertikal angeordneten Komponenten beim Design. Fügt Regelsätze hinzu, die die Nuancen der Herstellung der aufgeführten Elemente berücksichtigen.
Die Option umfasst die folgenden Funktionen
Integrierte Komponenten in inneren Schichten, einfach hinzuzufügen und zu bearbeitende integrierte Steckplätze
Mikroloch-Sets – Montage auf der Platine mit einem Klick, sehr komfortables Arbeiten mit Mikroloch-Sets
HDI-Board-Regeln – ein vollständiger Satz von Fertigungsprüfungen für alle Arten von Nadellöchern
Cadence AllegroPCB-Designlösung- eine skalierbare, bewährte PCB-Entwicklungsumgebung, die darauf ausgelegt ist, moderne technologische und methodische Probleme zu lösen und die Vorhersehbarkeit von Entwicklungszyklen zu reduzieren und zu erhöhen.
Beschreibung
Allegro PCB Design Solution wird standardmäßig mit einer Vielzahl von Optionen geliefert und enthält alles, was Sie zum Erstellen von PCB-Schichten in einem vollständig integrierten Designablauf benötigen. Die Allegro PCBDesigner-Umgebung enthält alles, was Sie zum Entwerfen einfacher und komplexer Leiterplatten benötigen
Abb. 1 – Die Allegro PCB Designer-Umgebung enthält alles, was Sie zum Entwerfen einfacher und komplexer Leiterplatten benötigen
Das Basispaket von Allegro PCB Designer umfasst: ein allgemeines Modul, eine Constraint-Management-Umgebung, einen Leiterplatten-Editor, einen automatischen oder interaktiven Router, Tools zum Speichern von Daten in Industrieformaten und eine mechanische Designumgebung für Strukturkomponenten (CAD).
Der PCB-Editor bietet eine umfassende Umgebung von der grundlegenden Planung, Platzierung und Weiterleitung bis hin zur Replikation und erweiterten Planung mit Zwischenelementen für einfache und komplexe PCB-Designs (Abbildung 1).
Vorteile
- Ist ein bewährtes, skalierbares und kostengünstiges PCB-Bearbeitungs- und Routing-Tool, das standardmäßig und mit einer Reihe von Konfigurationsoptionen erhältlich ist
- Eliminiert unnötige Iterationen durch einen einschränkungsgesteuerten Designablauf
- Unterstützt einen umfangreichen Satz von Regeln zum Definieren von physischer Dimensionierung, Abständen, Prozessen, Installation und Tests (DFx), Hochgeschwindigkeitsverbindungen (HDI) und elektrischen Hochgeschwindigkeitsdomänen
- Verfügt über ein allgemeines System zur Verwaltung von Zwangsbedingungen, um diese Bedingungen durchgängig zu erstellen, zu steuern und zu überprüfen
- Ermöglicht die Interoperabilität mit Paketen von Drittanbietern, um den Designprozess zu beschleunigen und die besten integrierten Entwicklungstools zu nutzen
PCB-Editor-Technologie
Einschränkungsbasierte PCB-Bearbeitungsumgebung Die Hauptkomponente von Allegro PCB Designer ist der Layout-Editor PCBEditor, eine intuitive und benutzerfreundliche Umgebung zum Erstellen und Bearbeiten sowohl einfacher als auch komplexer PCB-Designs, die Einschränkungen unterliegen. Die DFA-Bestückungstechnologie (Design For Assembly) ermöglicht eine kompakte und genaue Platzierung von Bauteilen
Abb. 2 – Die von den DFA-Installationsregeln (Design For Assembly) geleitete Platzierungstechnologie ermöglicht eine kompakte und fehlerfreie Platzierung von Komponenten
Ein großer Funktionsumfang erfüllt zahlreiche Design- und Produktionsanforderungen:
- Leistungsstarkes Set an Planungs- und Platzierungstools, inkl. Replikation, um den Entwicklungsprozess zu beschleunigen
- Interaktive Tools zum Verschieben, Komprimieren und Bearbeiten von Bereichen schaffen eine leistungsstarke Echtzeit-Interaktionsumgebung mit Anzeige geometrischer und zeitlicher Grenzen
- Dynamische Shaper verfügen über Funktionen zum Schneiden und Zusammenführen von Kupferpolygonen während Bewegungs- und Routing-Iterationen
- PCB Editor kann auch eine vollständige Suite von Fotomasken und Testausgaben einschließlich Gerber 274x-, NC-Bohr- und Bare-Metal-PCB-Inspektionstests in verschiedenen Formaten generieren.
Einschränkungen verwalten
Das Constraint-Management-System zeigt in Echtzeit geometrische Abmessungen, Abstände und Hochgeschwindigkeitsdaten mit Konformitätsstatus für jede Entwicklungsphase an. Jedes Arbeitsblatt bietet eine Schnittstelle zum hierarchischen Erstellen, Verwalten und Testen verschiedener Regeln. Mit dieser leistungsstarken Anwendung können Designer Sätze von Randbedingungen in Form grafischer Topologien erstellen, bearbeiten und anzeigen, die als elektronische „Lichtkopien“ der idealen Implementierungsstrategie fungieren. Da Einschränkungsbedingungen einer Datenbank zugeordnet sind, können sie die Platzierungs- und Routingprozesse für bestimmte Signale steuern.
Das Constraint-Control-System ist vollständig in den PCB-Editor integriert und die Überprüfung kann in Echtzeit während des Designprozesses durchgeführt werden. Die Testergebnisse werden grafisch dargestellt: Bereiche, die den Test erfolgreich bestanden haben, werden grün hervorgehoben, Bereiche, die die Grenzbedingungen nicht erfüllen, werden rot hervorgehoben. Dadurch können Designer den Designprozess direkt beobachten und die Auswirkungen von Designänderungen erkennen.
Planung und Platzierung
Die Constraint-gesteuerte PCB-Designmethodik umfasst einen flexiblen und leistungsstarken Satz automatischer und interaktiver Platzierungstools. Ein Ingenieur oder Designer kann während des Entwurfs oder der Planung Komponenten oder Schaltkreise in speziellen „Räumen“ platzieren. Komponenten können nach spezieller Bezeichnung, Gehäuse- oder Footprint-Typ, Netzwerkname (Titel), Komponentennummer oder Tabellen- oder Schaltplanseitennummer gefiltert oder ausgewählt werden.
Diese Regelgenauigkeit ist in modernen Schaltkreisen mit Tausenden von Bauteilen erforderlich. Echtzeit-Montageanalyse und Feedback helfen dabei, diese Kontrolle zu verbessern und die Produktivität und Effizienz zu steigern, indem Komponenten gemäß den Unternehmensregeln oder Empfehlungen auf der Grundlage elektromagnetischer Simulationsergebnisse platziert werden.
Durch die dynamische Platzierung, die durch Design-for-Assembly-Regeln (DFA) gesteuert wird, kann jedes Paket während der interaktiven Komponentenplatzierung überprüft werden (Abbildung 2). Das aus einer zweidimensionalen Matrix aus Karosserieklassen und Prototypen generierte Feedback gewährleistet minimale Toleranzanforderungen. Mithilfe der Side-to-Side- und Back-to-Back-Prinzipien können Designer Komponenten so platzieren, dass gleichzeitig optimale Routing-, Herstellbarkeits- und Signaleigenschaften erzielt werden.
Platzierungen kopieren
Die überlegene Layout-Kopiertechnologie von Allegro PCB Designer ermöglicht es Benutzern, ähnliche Schaltungsabschnitte schnell zu platzieren und zu verlegen. Sie können damit eine Schaltkreis- und Routing-Vorlage erstellen, die auf alle ähnlichen Abschnitte des Schaltkreises angewendet werden kann. Das Komponentenplatzierungsmuster kann auch in anderen Designs mit ähnlichen Schaltungen verwendet werden. Beim Kopieren von Platzierungen besteht die Möglichkeit, das kopierte Objekt horizontal oder vertikal zu drehen oder zu spiegeln. Alle mit einem Objekt verknüpften Elemente, einschließlich versteckter Blind Vias, werden beim Umdrehen des Objekts in den richtigen Ebenen angezeigt.
Anzeige und Visualisierung
Alle PCB-Editor-Softwarepakete verfügen über ein integriertes 3D-Visualisierungstool. Die 3D-Schnittstelle unterstützt verschiedene Filteroptionen, simulierte Kameraansicht, grafische Anzeigeoptionen wie Volumenkörper, Transparenz und Drahtmodell sowie mausgesteuertes Schwenken, Zoomen und Drehen der Anzeige. Der 3D-Modus unterstützt auch die Anzeige komplexer Durchgangslochstrukturen und isolierter Abschnitte der Platine. Mithilfe der kontextuellen Kontrollstruktur können viele Fenster geöffnet und 3D-Bilder kopiert und im JPEG-Format gespeichert werden (Abbildung 3).
Die Möglichkeit, die Tafel umzudrehen („Flip“), ermöglicht es Ihnen, die Tafel entlang der Y-Achse zu spiegeln und so die Datenbank an den Grenzen umzukehren. Durch diesen Vorgang wird die Anzeige der Struktur neu organisiert, sodass sich die Oberseite der Struktur unten und die Unterseite oben befindet. Für CAD-Systeme ist es sehr wichtig, Unteransichten für Ingenieure anzeigen zu können, die an der Laborfehlerbeseitigung von Platinen oder Tests während der Produktion beteiligt sind. Die Möglichkeit, das Board umzudrehen, dient nicht nur der Betrachtung; es ermöglicht Ihnen auch, Änderungen am Design vorzunehmen. Dank der integrierten 3D-Wiedergabe können Sie Platinenabschnitte oder komplexe Via-Strukturen aus mehreren Winkeln, Vergrößerungen, Drehungen und Drehungen betrachten, um die Iterationen für Mechanikdesigner und Leiterplattenhersteller zu reduzieren und die Einführung von Fehlern zu verhindern.
Reis. 3 – Integriertes 3D-Rendering ermöglicht es Ihnen, Platinenabschnitte oder komplexe Via-Strukturen aus mehreren Winkeln, Vergrößerungen, Drehungen und Drehungen anzuzeigen, um die Iterationen für Mechanikdesigner und Leiterplattenhersteller zu reduzieren und die Einführung von Fehlern zu verhindern.
Interaktive Bearbeitung
Die PCB Editor Routing Option bietet leistungsstarke, interaktive Tools zur Steuerung des automatischen Routing-Prozesses und zur Verbesserung seiner Leistung. Routing-Tools arbeiten mit beliebigen Formen, Winkeln oder relativen Bewegungen von Komponenten und ermöglichen es Benutzern, unterschiedliche Prioritäten für Aktionen auszuwählen.
Während der Bearbeitung kann der Entwickler in Echtzeit sehen, wie viel Zeit noch verbleibt, um Verbindungen innerhalb der vorgegebenen engen Zeitvorgaben herzustellen. Der interaktive Modus ermöglicht auch die Gruppenverfolgung vieler Netzwerke und die interaktive Konfiguration von Netzwerken mit großer Länge und mit Einschränkungen hinsichtlich akzeptabler Verzögerungen.
Reifensuche
Der Bus-Routing-Modus (Multi-Line-Routing) ist für das gleichzeitige Routing einer großen Anzahl von Leitungen auf einer Leiterplatte konzipiert. In Kombination mit der Option „Konturerfassung“ können Sie mit diesem Dienstprogramm viele Linien in einer Struktur, die sowohl flexible als auch starre Elemente enthält, in wenigen Minuten nachzeichnen, während das Verlegen einzelner Linien Stunden dauern würde. Die Option „Konturerfassung“ ist für das Einfügen von Linien in den flexiblen Teil der Struktur zuständig (Abb. 4).
Bus-Routing mit Konturerfassungsoption beschleunigt den Routing-Prozess in flexiblen Bereichen von PCB-Designs
Reis. 4 – Bus-Routing mit Edge-Capture-Option beschleunigt den Routing-Prozess in flexiblen Bereichen von PCB-Designs
Planung und Routenplanung
Die Planung und Verlegung hochdichter Leiterplatten mit vielen Einschränkungen und Busverbindungen kann viel Zeit in Anspruch nehmen. Der Prozess wird durch die Miniaturisierung moderner Komponenten, neue elektrische Signalpegel und spezielle Layoutanforderungen erschwert. Daher ist es nicht verwunderlich, dass herkömmliche CAD-Technologien und -Tools die Absicht des Designers nicht vollständig verwirklichen können. Global Route Environment bietet die Technologie, um die Absicht des Designers zu erfassen und daran festzuhalten. Dank der Verbindungsplanungsarchitektur und des globalen Routing-Prozesses können Benutzer ihre Erfahrungen und Ideen erstmals in einem Tool zum Leben erwecken, das sie auf natürliche Weise versteht.
Benutzer erstellen abstrahierte Linkdaten mithilfe einer Linkpfad-Planungsarchitektur, konvertieren sie schnell in eine vollständige Lösung und können diese Lösung mithilfe eines globalen Routing-Programms validieren. Der Einsatz der Verbindungsabstraktion ermöglicht es, die Anzahl der Elemente von Zehntausenden auf Hunderte zu reduzieren, was zu einer deutlichen Reduzierung der direkten manuellen Arbeit des Designers führt.
Bei der Verwendung abstrakter Daten kann der Planungs- und Routenplanungsprozess auch beschleunigt werden, indem zusammen mit den Daten und der Absicht des Designers eine räumliche Visualisierung des offenen Bereichs angewendet wird. Das Routing-Programm erarbeitet dann alle Verbindungsdetails nach diesem Entwurf, ohne dass der Benutzer mithelfen muss, der zuvor gleichzeitig den Routing-Prozess steuern und Verbindungsprobleme lösen musste. Die daraus resultierende deutliche Vereinfachung des Entwicklungsprozesses im Vergleich zu aktuellen Tools ermöglicht es Benutzern, effektive Lösungen schneller und einfacher zu erstellen, wodurch Entwicklungszykluszeiten verkürzt und die Produktivität gesteigert werden (Abbildung 5).
Mit der Allegro Interconnect Flow Planner-Technologie können Benutzer die Anzahl der Schichten reduzieren und die Entwicklungszykluszeiten erheblich verkürzen
Reis. 5 – Mit dem Allegro Interconnect Flow Planner können Benutzer die Anzahl der Schichten reduzieren und die Entwicklungszykluszeiten erheblich verkürzen
Entwerfen von High-Speed-Boards
Die zunehmende Verbreitung der neuesten Standardschnittstellen wie DDR3, DDR4, PCI Express, USB 3.0 bringt eine Reihe von Einschränkungen mit sich, die beim Design einer Leiterplatte berücksichtigt werden müssen.
Allegro PCB Designer mit High-Speed-Option hilft Ihnen, die Anforderungen moderner Schnittstellen schnell und einfach zu erfüllen. Diese Option erweitert den Satz kontrollierter elektrischer Einschränkungen, die sicherstellen, dass das PCB-Design den Spezifikationen moderner Schnittstellen entspricht.
Darüber hinaus ermöglicht High-Speed den Benutzern die Eingabe erweiterter Designregeln durch die Verwendung von Formeln in Verbindung mit vorhandenen Regeln oder resultierenden Daten, wie z. B. tatsächlichen Drahtlängen.
Beschleunigen Sie das zeitabhängige Schaltungsdesign
Der Allegro PCB Editor mit High-Speed-Option beschleunigt die Arbeit an Homithilfe des neuen Tools „Auto-interactive Delay Tuning“ (AiDT) erheblich. Mit AiDT können Benutzer die Länge eines ausgewählten Signalsatzes auf der Platine schnell anpassen, beispielsweise einen Bytepfad oder die gesamte Schnittstelle. Dieses Tool verkürzt die Entwicklungszeit radikal – von mehreren Stunden auf mehrere Minuten (Abb. 6).
Reis. 6 – Automatische Anpassung der Kabellängen vor und nach der Verwendung des neuen automatisch interaktiven Delay-Tuning-Tools
Unterstützt die Rückwärtsbohrtechnologie
Design unter Berücksichtigung von Produktionstechnologien
Der Allegro PCB Editor unterstützt Design-for-Test (DfT), Design-for-Manufacturability (DfF) und Design-for-Assembly (DfA). Alle diese kritischen Einschränkungen werden während der Topologieentwurfsphase überprüft, zusammen mit den elektrischen Einschränkungen. Benutzer können die Anzahl der Testpunkte und ihre Pad-Größen auswählen, Ausschlusszonen für die Platzierung von Testpunkten definieren und Berichte erstellen, um die Testbereitschaft der Platine zu überprüfen. Der Allegro PCB Editor enthält eine spezielle Funktion zur Überwachung von DfA-Regeln in Echtzeit. Mit seiner Hilfe können Sie etwaige Unregelmäßigkeiten auf der Platine im Zusammenhang mit den Lücken zwischen Komponenten überwachen und visuell verfolgen. Wenn sich Komponenten dem in den DfA-Regeln zulässigen maximalen Abstand nähern, gibt das Programm automatisch eine Warnung aus und „stoppt“ den Benutzer vor einem möglichen Verstoß gegen die Regeln.
Datenübergabe an die Produktion
Allegro PCB Designer kann einen kompletten Satz von Dateien für die PCB-Produktion und -Prüfung generieren, einschließlich Gerber 274x, NC Drill, NC Route usw. Aber am wichtigsten ist, dass Cadence den Branchentrend zur „gerberlosen“ Fertigungstechnologie mit einem neuen universellen IPC-2581 unterstützt Format. Die Besonderheit dieses Formats besteht darin, dass alle für die Produktion, Montage, Bohrung, Fräsung und Prüfung der Platine erforderlichen Daten in einer einheitlichen Datei gespeichert werden. Benutzer können Daten für die IPC-2581-Datei auswählen, um ihr geistiges Eigentum zu schützen. Durch den Import von IPC-2581 in den Allegro PCB Editor können Sie die Datei anzeigen.
Miniaturisierung
Einschränkungsgesteuerter HDI-Entwurfspfad
Bei der Verwendung von BGA-Gehäusen mit Pinbreiten von 1,0–0,8 mm oder weniger bis hin zu 0,5 mm müssen Benutzer die High-Density-Interconnect-Technologie (HDI) verwenden. Obwohl die Miniaturisierung für viele Marktsegmente kein primäres Ziel ist, erfordert der Einsatz von BGAs einen Stapelungsübergang, der beim Routing komplexer BGA-Gehäuse mit drei oder mehr Pinreihen auf jeder Seite unvermeidlich ist.
Allegro PCB Design bietet in Verbindung mit der Miniaturisierungsoption einen durchgängigen Designpfad mit Kontrolle über einen vollständigen Satz von Regeln und Einschränkungen für eine Vielzahl von HDI-Designstilen, von Hybrid-Stack/Stack bis hin zu vollständig prozessbasiertem Stacking, z als ALIVH.
Darüber hinaus enthält der Allegro PCB Editor automatische Tools zur Anwendung der HDI-Technologie auf Projekte, um die Entwicklungszeit zu verkürzen und Designs kontinuierlich zu verbessern (iterative Designmethode) (Abb. 7).
Reis. 7 – Die dynamische Paarung von Pads und Leitern während des interaktiven Routings spart erheblich Zeit bei der Vorbereitung des Projekts für die Produktion
Unterstützung eingebetteter Technologie
Die Reduzierung der Größe des Endprodukts kann auf verschiedene Weise erreicht werden. Eine davon besteht darin, Gehäuseelemente auf den Innenlagen der Platine zu platzieren. Allegro PCB Designer bietet mit der Miniaturisierungsoption eine Constraint-gesteuerte Routing-Technologie für eingebettete Komponenten.
Es unterstützt sowohl traditionelle direkte und indirekte Verbindungstechnologien als auch die neuesten bidirektionalen Verbindungstechnologien für eine einzelne Komponente, vertikale Komponentenanordnung und integrierte Komponenten für eine doppelseitige Platine. Die Miniaturisierungsoption ermöglicht es dem Benutzer, Aussparungen auf Schichten zu erstellen und zu manipulieren, die für die Unterbringung eingebetteter Komponenten vorgesehen sind.
Erstellung analoger HF- und Mikrowellenplatinen
Allegro PCB Designer bietet in Verbindung mit Analog/RF Design eine Mixed-Signal-Designumgebung vom Schaltplandesign bis zum historischen Design, um die Produktivität des RF-Designs um bis zu 50 % zu verbessern. Mit dieser Option können Ingenieure analoge HF- und Mikrostreifenschaltungen mit digitalen und analogen Schaltungen in der Allegro PCB Designer-Umgebung erstellen, kombinieren und anpassen. Mit erweiterten Planungsfunktionen und leistungsstarken Schnittstellen zu HF-Simulationstools ermöglicht diese Option Ingenieuren, den HF-Schaltungsentwurfsprozess über Allegro Design Authoring, Allegro PCB Designer oder Agilent ADS zu beginnen.
Parallele Teamentwicklung
Um die Dauer des Entwicklungszyklus zu verkürzen, werden zunehmend geografisch verteilte Entwicklungsteams organisiert. Manuelle Überprüfungs- und Verfeinerungsverfahren werden traditionell in der kollaborativen Entwicklung eingesetzt und sind sehr langsam, zeitaufwändig und mit dem Risiko von Fehlern verbunden.
Die Allegro PCB Design Partitioning-Technologie implementiert eine parallele Designmethodik für mehrere Benutzer, um den Prozess zu beschleunigen und die Planungszeit zu verkürzen. Mit seiner Hilfe können viele Entwickler gleichzeitig arbeiten und haben unabhängig von der Entfernung Zugriff auf eine gemeinsame Datenbank. Entwickler können den Designprozess in mehrere Aufgaben oder Bereiche unterteilen, die geplant und bearbeitet werden, und diese mehreren Teammitgliedern zuweisen. Entwicklungen können vertikal (Abschnitte) mit softwaredefinierten Grenzen oder horizontal (Ebenen) unterteilt werden. Dadurch kann jeder Designer alle einzelnen Abschnitte sehen und den Designprozess und die Ergebnisse anderer Designer sehen. Die Möglichkeit, diese Trennung zu erreichen, trägt dazu bei, die Entwicklungszykluszeiten erheblich zu verkürzen und den Designprozess zu beschleunigen.
Automatische PCB-Routing-Technologie
Das Design For Manufacturing (DFM)-Tool des Allegro PCB Routers reduziert die Anzahl der Teile, die anschließend abgelehnt werden, erheblich. Seine Algorithmen bieten die Möglichkeit, Leiter automatisch unter Ausnutzung des gesamten verfügbaren freien Speicherplatzes zu platzieren. Der automatische Leiterabstand trägt zur Verbesserung der Herstellbarkeit bei, indem Leiter verschoben werden, um die Abstände zwischen Leitern und Leitungen, zwischen Leitern und SMD-Pads weiter zu vergrößern und zusätzlichen Platz für leitfähige Pads zu schaffen. Benutzer profitieren von der Flexibilität, Toleranzen entweder manuell oder standardmäßig festzulegen.
Beim Routing können freie Ecken und Kontrollpunkte angegeben werden. DFM-Algorithmen erstellen automatisch optimale Einzüge, beginnend mit den größten und reduzieren sie innerhalb zugänglicher Grenzen. Der Testpunktersteller fügt automatisch Testdurchkontaktierungen oder Pads auf der Platine ein. Testpunkte in Form von Testvias können entweder auf der Vorder- oder Rückseite der Platine angebracht werden und ermöglichen so den Einsatz einseitiger oder doppelseitiger Tester. Entwickler haben die Möglichkeit, eine Checkpoint-Einfügemethode auszuwählen, die ihren Produktionsanforderungen entspricht. Testpunkte können fixiert werden, um eine Änderung der Testvorrichtung zu vermeiden. Zu den Einschränkungen für Testpunkte gehören die Oberflächenform der Testsonden, Durchgangsgrößen, Raster und minimale Lochmittenabstände.
Automatisches, auf Einschränkungen basierendes Routing für Hochgeschwindigkeitsplatinen
Hochgeschwindigkeitsbeschränkungen und Routing-Algorithmen nutzen Differenzialpaare, Netzwerkplanung, Signal-Timing, Übersprechpegel, Layer-Stack-Routing und die speziellen Geometrieanforderungen heutiger Hochgeschwindigkeitsschaltungen. Automatische Routing-Algorithmen führen eine präzise Route in und um Vias herum und sorgen automatisch für die Einhaltung vorgegebener zeitlicher oder räumlicher Kriterien. Automatische Netzwerkplanung wird verwendet, um den Lärmpegel in lärmempfindlichen Netzwerken zu reduzieren. Für verschiedene Bereiche können separate Designregeln angewendet werden. Beispielsweise können Sie eine Regel für maximale Dichte im Bereich der Leiter und weniger strenge Regeln für den Rest der Platine festlegen.
- Es wurde eine voll funktionsfähige Möglichkeit hinzugefügt, 3D-Modelle von Komponenten und mechanischen Teilen im STEP-Format zur visuellen Inspektion von Lücken zu laden. Ein STEP-Modell kann direkt im Symboleditor oder Topologieeditor hinzugefügt werden. Die spezielle Variable „steppath“ gibt den Pfad zu den STEP-Modellbibliotheken auf der lokalen Festplatte oder dem Server des Benutzers an. Die fertige Topologie kann nun im STEP-Format in mechanische CAD-Systeme exportiert werden. Gleichzeitig werden verschiedene Exportoptionen unterstützt, um die Größe des gesamten STEP-Board-Modells zu steuern;
- Neue Auto-Interactive Breakout (AiBT)-Technologie hinzugefügt. Sein Kern liegt darin, dass das Programm abhängig von Benutzeraktionen automatisch Leiter an beiden Enden des Busses oder der Schnittstelle erstellt. In diesem Fall müssen die Leiterbahnen auf der Platine zu einem gemeinsamen Bündel zusammengefasst werden. Beim Tracing wird ein Modus unterstützt, bei dem der Benutzer beide Enden des Links gleichzeitig auf einem Bildschirm sehen kann;
- Neues AiCC-Tracing-Tool (Auto-Interactive Add Connect) hinzugefügt. Dieser Befehl funktioniert in zwei Modi – manuell und automatisch. Der manuelle Modus unterscheidet sich nicht vom Standardbefehl „Add Connect“. Beim Starten des Automatikmodus zeichnet der Benutzer zunächst eine geschwungene Linie entlang der Route, anschließend wird diese Kurve in eine fertige Route umgewandelt;
- Mit dem neuen Detune-Befehl können Sie das Ergebnis der Anpassung einer einzelnen Spur oder mehrerer Spuren entlang der Länge löschen. Diese Funktion ist sehr praktisch, wenn Sie Routen verschieben oder Verzögerungsbeschränkungen ändern müssen.
Überblick über die Designtechnologien für Leiterplatten: Cadence Allegro PCB Designer
Anatoli Sergejew,
Spezialist bei Orkada für Produkte von Cadence Design Systems, Inc., Autor zahlreicher Artikel. Abschluss an der Staatlichen Universität Wladimir mit einem Abschluss in „Design und Technologie radioelektronischer Geräte“
Die Entwicklung der Elektronik wird durch die zunehmende Leistungsfähigkeit und Funktionalität der Halbleitertechnologien vorangetrieben. Neue Geräte werden immer komplexer, und Pinkonfigurationen, Rastermaße und Packungsdichte der Komponenten sind wichtige Designaspekte. Außerdem nutzen neue Geräte moderne Schnittstellen: DDR3, DDR4, PCI Express Gen3, USB 3.0 und andere, die neue Arten der Implementierung auf der Leiterplatte erfordern. All dies führt zu einer ständig steigenden Nachfrage nach neuen Verpackungsmethoden, die die Dichte der Verbindungen auf einer Leiterplatte erhöhen. Um solch komplexe Probleme zu lösen, benötigen Ingenieure heute moderne Technologien zum Entwurf von Systemen auf Leiterplattenebene, die den technologischen und methodischen Anforderungen gerecht werden. Dazu gehört beispielsweise das Softwarepaket Cadence Allegro PCB Designer, dessen wichtigste Funktionen in dieser Publikation beschrieben werden.
Verbindungsplanung und Routing
Komplexe Leiterplatten mit vielen elektrischen und prozesstechnischen Einschränkungen, hoher Komponentendichte und mehreren Hochgeschwindigkeits-Signaldatenbussen erfordern einen neuen Designansatz. Der Einsatz traditioneller und veralteter CAD-Systeme wie P-CAD wird inakzeptabel, da diese nicht in der Lage sind, die Fertigstellung solcher Projekte in kürzester Zeit sicherzustellen. CAD-Systeme rücken in den Vordergrund, die sich aktiv weiterentwickeln und den modernen Realitäten in der Elektronikindustrie gerecht werden. Cadence Allegro PCB Designer bietet in Kombination mit der Option „Interconnect Flow Planner“ eine einzigartige Funktion zum Erstellen eines Verbindungsplans und der anschließenden Umwandlung in ein fertiges Routing. Dieser Planungs- und Routing-Mechanismus gibt dem Ingenieur die Möglichkeit, große Signalfelder in Form spezieller Objekte – Signalkabelbäume – zu verlegen, was den Entwurf erheblich vereinfachen und die Entwicklungszeit radikal verkürzen kann (Abb. 1).
Der Ingenieur sieht auf dem Bildschirm nicht Hunderte oder Tausende sich kreuzender elektrischer Leitungen, sondern einen Plan für die Verlegung großer Mengen dieser Verbindungen. Es ist klar, dass dieser Ansatz die Arbeitseffizienz erheblich steigert – es ist möglich, Signalkabel zwischen Schichten zu verlegen, die Platzierung von Durchkontaktierungen zu planen, das Kreuzen von Bündeln untereinander zu vermeiden, Signale auf dem kürzesten Weg zu leiten usw. Für jeden Kabelbaum können Sie eigene Eigenschaften festlegen und so die zeitliche Nachverfolgbarkeit gewährleisten S x Signalverzögerungen darin, Routingpläne zwischen verschiedenen Projekten kopieren. Der Allegro PCB Editor auf Softwareebene „teilt“ dem Entwickler die optimalen Routen zum Verlegen der Kabelbäume mit und wandelt dann mithilfe einzigartiger Algorithmen den resultierenden Plan in eine fertige Topologie um.
Beschleunigen Sie das zeitabhängige Schaltungsdesign
Der immer weiter verbreitete Einsatz von Hochgeschwindigkeits-Digitalschnittstellen wie DDR3, DDR4, PCI Express, USB 3.0 bringt eine Reihe von Einschränkungen mit sich, die beim Design einer Leiterplatte berücksichtigt werden müssen.
Allegro PCB Designer mit High-Speed-Option hilft Ihnen, die Anforderungen moderner Schnittstellen schnell und effizient zu erfüllen. Diese Option erweitert den Bereich der steuerbaren elektrischen Grenzwerte, die der Ingenieur nutzen kann, um schnell maximale Signalintegrität zu erreichen und ein genaues Timing sicherzustellen. S e Eigenschaften. Zusammen mit der High-Speed-Option in Allegro PCB Designer stehen außerdem leistungsstarke Tools für die Verwaltung zeitabhängiger Schaltkreise zur Verfügung, wie z. B. Auto-interaktives Delay-Tuning, auto-interaktives Phasen-Tuning, auto-interaktive Konvertierungsecke, Timing Vision, usw. Schauen wir uns einige davon genauer an.
Das Auto-Interactive Delay Tuning Tool, abgekürzt als AiDT, gibt Benutzern die Möglichkeit, die Länge eines ausgewählten Satzes von Signalen auf der Platine, beispielsweise eines Bytepfads oder einer gesamten Schnittstelle, schnell anzupassen. Dieses Tool verkürzt die Zeit für die Einstellung des Timings erheblich S x Verzögerungen für eine große Anzahl von Signalen – von mehreren Stunden bis zu mehreren Minuten (Abb. 2). Der Benutzer muss lediglich einen Auswahlrahmen um den gewünschten Signalsatz ziehen, woraufhin die Länge der Spuren automatisch entsprechend den im Constraint Manager angegebenen Parametern angepasst wird.
Mit dem Auto-Interactive Phase Tuning Tool (AiPT) können Sie innerhalb von Minuten die optimale dynamische Phase für ein Differentialpaar erreichen. Die dynamische Phase bedeutet, die Gleichheit der Längen der Leiter unter Berücksichtigung ihrer Biegungen in verschiedenen Abschnitten der Verlegung von der Quelle bis zum Signalempfänger sicherzustellen. Dank dieses Werkzeugs wird die Zeit, die zum Ausrichten der Leiterlängen in einem Differentialpaar erforderlich ist, erheblich verkürzt.
Der Benutzer muss die zeitabhängigen Schaltkreise auf der Platine kontinuierlich überwachen. Die speziell entwickelte visuelle Inspektionsumgebung Timing Vision, die in den Allegro PCB Editor integriert ist, ermöglicht es dem Benutzer, unpassende Timings schnell zu finden. S m Spureneinschränkungen auf der Leiterplatte. Dieses Tool umfasst Farbindikatoren, die Möglichkeit, ein spezielles Muster für Routen auszuwählen, und spezielle Tooltips. Abhängig von der angegebenen Zeit S x Einschränkungen im Constraint Manager werden die Leiterbahnen auf der Platine in einer anderen Farbe hervorgehoben, die in den Einstellungen ausgewählt wird (Abb. 4).
Reis. 4. Timing Vision-Tool zur visuellen Kontrolle der Länge von Spuren unter Berücksichtigung der Zeitabhängigkeit von Signalen
Design unter Berücksichtigung von Produktionstechnologien
Der Allegro PCB Editor unterstützt Design for Testability (DFT), Design for Manufacturability (DFF) und Design for Manufacturability (DFA). Alle diese kritischen Einschränkungen werden während der Topologieentwurfsphase überprüft, zusammen mit den elektrischen Einschränkungen. Benutzer können die Anzahl der Testpunkte und ihre Pad-Größen auswählen, Ausschlusszonen für die Platzierung von Testpunkten definieren und Berichte erstellen, um die Testbereitschaft der Platine zu überprüfen. Der Allegro PCB Editor enthält eine spezielle Funktion zur Überwachung von DFA-Regeln in Echtzeit. Mit seiner Hilfe können Sie etwaige Unregelmäßigkeiten auf der Platine im Zusammenhang mit den Lücken zwischen Komponenten überwachen und visuell verfolgen. Wenn sich Komponenten dem von den DfA-Regeln erlaubten maximalen Abstand nähern, gibt das Programm automatisch eine Warnung aus und „stoppt“ den Benutzer vor einem möglichen Verstoß gegen die Regeln.
Datenübergabe an die Produktion
Allegro PCB Designer kann einen vollständigen Satz von Dateien für die PCB-Produktion und -Prüfung generieren, einschließlich Gerber 274x, NC Drill, NC Route usw. Vor allem aber unterstützt Cadence mit dem neuen universellen IPC-2581-Format den Wandel der Branche hin zur gerberlosen Fertigungstechnologie. Die Besonderheit dieses Formats besteht darin, dass alle für die Herstellung, Montage, Bohrung, Fräsung und Prüfung der Platine notwendigen Daten in einer einheitlichen Datei gespeichert sind. Benutzer können Daten für die IPC-2581-Datei auswählen, um ihr geistiges Eigentum zu schützen. Durch den Import von IPC-2581 in den Allegro PCB Editor können Sie die Datei anzeigen.
Designroute für HDI-Boards
Miniaturisierung ist heute der Haupttrend in der Elektronik. Geräte werden immer kleiner, während ihre Leistung und Funktionalität zunimmt. In Projekten werden zunehmend Chips in BGA-Gehäusen mit Pinabständen von 0,8 mm oder weniger verwendet, was den Einsatz von High-Density-Interconnect-Technologie (HDI) erfordert, um Signale von BGA-Pads über Fanouts an interne Schichten auszugeben. Das Design der Platine erfordert in diesem Fall den Einsatz von Microvias, die Platzierung von Software auf Kontaktpads und spezielle Herstellungsverfahren. All dies muss vom PCB-Designsystem auf der Ebene der Designregelsteuerung vollständig berücksichtigt werden.
Mit Allegro PCB Designer in Kombination mit der Miniaturisierungsoption können Sie Projekte beliebiger Komplexität auf Basis der HDI-Technologie erstellen. Dazu gehören folgende Funktionen:
- mit Mikrolöchern arbeiten;
- Optimierung gemischter Vias;
- Kontrolle von Sacklöchern und Sacklöchern in der Schicht;
- Kontrolle der Regale von Übergangsplattformen;
- Kontrolle der schrittweisen Anordnung von Übergängen;
- Site innerhalb einer Site;
- Massenproduktion von Übergängen;
- Kontrolle der Einhaltung der Fertigungstechnologie;
- Berücksichtigung der HDI-Designregeln beim automatischen Routing.
Allegro PCB Designer umfasst in Kombination mit der Miniaturisierungsoption viele verschiedene interaktive Routing-Tools, wie z. B. Sackloch- und Blindloch-Pushing, dynamisches Durchstecken, Unterstützung eingebetteter Komponenten, Konturrouting für Starr-Flex-Platinen und mehr (Abbildung 5).
Unterstützung eingebetteter Technologie
Die Reduzierung der Größe des Endprodukts kann auf verschiedene Weise erreicht werden. Eine davon besteht darin, Gehäuseelemente auf den Innenlagen der Platine zu platzieren. Allegro PCB Designer bietet mit der Miniaturisierungsoption eine Constraint-gesteuerte Routing-Technologie für eingebettete Komponenten. Es unterstützt sowohl traditionelle direkte und indirekte Verbindungstechnologien als auch die neuesten bidirektionalen Verbindungstechnologien für eine einzelne Komponente, vertikale Komponentenanordnung und integrierte Komponenten für eine doppelseitige Platine. Die Miniaturisierungsoption ermöglicht es dem Benutzer, Aussparungen auf Schichten zu erstellen und zu manipulieren, die für die Unterbringung eingebetteter Komponenten vorgesehen sind.
Erstellung analoger HF- und Mikrowellenplatinen
Allegro PCB Designer bietet in Verbindung mit Analog/RF Design eine Mixed-Signal-Designumgebung von der Schaltplanerstellung bis zur historischen Planung, um die Produktivität des RF-Designs um bis zu 50 % zu verbessern. Mit dieser Option können Ingenieure analoge HF- und Mikrostreifenschaltungen mit digitalen und analogen Schaltungen in der Allegro PCB Designer-Umgebung erstellen, kombinieren und anpassen. Mit erweiterten Planungsfunktionen und leistungsstarken Schnittstellen zu HF-Simulationstools bietet diese Option Ingenieuren die Möglichkeit, den HF-Schaltungsentwurfsprozess über Allegro Design Authoring, Allegro PCB Designer oder Agilent ADS zu starten.
Parallele Teamentwicklung
Um die Dauer des Entwicklungszyklus zu verkürzen, werden zunehmend geografisch verteilte Entwicklungsteams organisiert. Manuelle Überprüfungs- und Verfeinerungsverfahren werden traditionell in der kollaborativen Entwicklung eingesetzt und sind sehr langsam, zeitaufwändig und mit dem Risiko von Fehlern verbunden.
Die Allegro PCB Design Partitioning-Technologie implementiert eine parallele Designmethodik für mehrere Benutzer, um den Prozess zu beschleunigen und die Planungszeit zu verkürzen. Mit seiner Hilfe können viele Entwickler gleichzeitig arbeiten und haben unabhängig von der Entfernung Zugriff auf eine gemeinsame Datenbank. Entwickler können den Designprozess in mehrere Aufgaben oder Bereiche unterteilen, die geplant und bearbeitet werden, und diese mehreren Teammitgliedern zuweisen. Entwicklungen können vertikal (Abschnitte) mit softwaredefinierten Grenzen oder horizontal (Ebenen) unterteilt werden. Dadurch kann jeder Designer alle einzelnen Abschnitte sehen, den Designprozess beobachten und die Ergebnisse anderer Designer bewerten. Die Möglichkeit, diese Trennung zu erreichen, trägt dazu bei, die Entwicklungszykluszeiten erheblich zu verkürzen und den Designprozess zu beschleunigen.
Automatische PCB-Routing-Technologie
PCB-Routing-Technologien sind eng mit dem PCB-Editor verbunden. Über die PCB-Router-Schnittstelle werden alle Designinformationen und Randbedingungen automatisch vom PCB-Editor empfangen. Am Ende der Nachverfolgung werden alle Informationen automatisch zurück an den PCB-Editor übertragen.
Erhöhte Designkomplexität, -dichte und zusätzliche Einschränkungen für Hochgeschwindigkeitsschaltungen machen das manuelle Routing schwierig und zeitaufwändig. Um die Herausforderungen bei der Verfolgung komplexer Zusammenhänge zu lösen, ist eine leistungsstarke, automatisierte Technologie erforderlich. Der robuste und produktionserprobte automatische Router verfügt über einen Batch-Routing-Modus mit erweiterter Routenstrategiesteuerung und integrierten Routenstrategien.
Das im Allegro PCB Router enthaltene Design For Manufacturing (DFM)-Tool reduziert die Anzahl der Teile, die anschließend abgelehnt werden, erheblich. Seine Algorithmen bieten die Möglichkeit, Leiter automatisch unter Ausnutzung des gesamten verfügbaren freien Speicherplatzes zu platzieren. Der automatische Leiterabstand trägt zur Verbesserung der Herstellbarkeit bei, indem Leiter verschoben werden, um die Abstände zwischen Leitern und Leitungen, zwischen Leitern und SMD-Pads weiter zu vergrößern und zusätzlichen Platz für leitfähige Pads zu schaffen. Benutzer profitieren von der Flexibilität, Toleranzen entweder manuell oder standardmäßig festzulegen.
Funktionen |
Allegro PCB-Designer |
Allegro Design Authoring (Concept HDL) – Eingabe von Informationen auf der Ebene von Diagrammen, Tabellen und HDL-Beschreibungen |
|
Allegro Design Entry CIS/Capture – Schaltplanerfassung, zentralisierte Komponentendatenbank – CIS, Zugriff auf die globale Internetdatenbank für aktive Teile elektronischer Komponenten |
|
Constraint-Manager – physikalische, räumliche und Einzelkettenregeln |
|
Constraint-Manager – Ändern einzelner Eigenschaften von Komponenten und DRCs |
|
Constraint-Manager – Unterstützung für Bereiche mit lokalen Regeln |
|
Layout, Platzierung, Vorlagenplatzierung DFA-Konformität in Echtzeit |
|
Unterstützt die Ein-/Ausgabeformate IDF3.0 und DXF |
|
Neues dynamisches Datenaustauschformat mit mechanischen CAD-Systemen – IDX (EDMD-Schema) |
|
3D-Visualisierung einer Leiterplatte |
|
Hierarchische Verbindungslayoutroute |
|
Regeln zur Kontrolle der Leiterlänge für Hochgeschwindigkeitssignale |
|
Beschränkungsgesteuerte Route für Hochgeschwindigkeitssignale abhängig von der Kabellänge |
|
Vereinbarungsgruppen, ein individuelles Regelwerk für jede Ebene, erweiterte Schaltungen |
|
Regeln für T-Verbindungen (T-Verbindung am Pin) |
|
Automatischer netzloser Tracer (bis zu sechs Schichten) |
|
Automatisches Routing basierend auf Hochgeschwindigkeitsregeln |
|
Automatisches Routing basierend auf individuellen Regeln für jede Ebene |
|
Projektplanung – räumliche Planung der Topologie basierend auf Machbarkeit und Feedback |
Entwurfsplanungsoption |
Projektplanung – Topologieplanerstellung |
Entwurfsplanungsoption |
Projektplanung – Topologieplan in Achsen umwandeln (CLINES) |
Entwurfsplanungsoption |
Autointeraktive Längenkonstruktion für eine ausgewählte Gruppe von Signalen |
PCB-Hochgeschwindigkeitsoption |
Constraint-Manager – elektrische Regeln zur Berücksichtigung von Signalreflexion, Timing und Übersprechen |
PCB-Hochgeschwindigkeitsoption |
Durch elektrische Regeln kontrollierte Designroute |
PCB-Hochgeschwindigkeitsoption |
Elektrische Regelsätze (ECSets) |
PCB-Hochgeschwindigkeitsoption |
Funktionen |
Allegro PCB-Designer |
Mathematische Beschreibung von Designregeln |
PCB-Hochgeschwindigkeitsoption |
Unterstützt die Rückwärtsbohrtechnologie |
PCB-Hochgeschwindigkeitsoption |
Dynamische Phasensteuerung, Achsenverzögerungen Z |
PCB-Hochgeschwindigkeitsoption |
Rückwegüberwachung zur Sicherstellung der Signalintegrität |
PCB-Hochgeschwindigkeitsoption |
Constraint-Manager – ein Regelwerk für HDI-Projekte |
Miniaturisierungsoption |
Pinholes und assoziative räumliche Batch-Regeln, einschließlich Via-Pad-Regeln |
Miniaturisierungsoption |
Einschränkungsgesteuerter Entwicklungspfad für HDI-Projekte |
Miniaturisierungsoption |
Unterstützung von Prozessregeln zur Herstellung von Platinen mit eingebetteten Komponenten |
Miniaturisierungsoption |
Unterstützung für Regeln für Komponenten, die auf den internen Schichten der Platine eingebettet sind |
Miniaturisierungsoption |
Bearbeiten eines Lochstapels |
Miniaturisierungsoption |
Dynamische netzlose Paarung, Linienverlängerung, Spurenpaarung |
Miniaturisierungsoption |
Verfolgung entlang einer nichtlinearen Kontur |
Miniaturisierungsoption |
Unterstützung von Aussparungen (Hohlräumen) auf Innenschichten |
Miniaturisierungsoption |
Paralleles Engineering – Schichtung |
PCB-Team-Design-Option |
Paralleles Engineering – Verteilung über Funktionsblöcke |
PCB-Team-Design-Option |
Concurrent Engineering – Zentrales Statuspanel zur Verwaltung des Designprozesses |
PCB-Team-Design-Option |
Paralleles Engineering – Kettenverteilung |
PCB-Team-Design-Option |
Bearbeiten von Einschränkungen zwischen Bereichen |
PCB-Team-Design-Option |
Verwalten von Netzklassen zwischen Regionen |
PCB-Team-Design-Option |
Bearbeiten parametrisierter RF-Streifenelemente |
PCB-Analog-/HF-Option |
Asymmetrische Lücken |
PCB-Analog-/HF-Option |
Zwei-Wege-Schnittstelle mit Agilent ADS |
PCB-Analog-/HF-Option |
Importieren von Schaltplänen aus Agilent ADS in Design Entry Authoring |
PCB-Analog-/HF-Option |
Design von Mikrowellenplatinen |
PCB-Analog-/HF-Option |
Integrierter Polygoneditor für Mikrowellentopologie |
PCB-Analog-/HF-Option |
Automatisches Routing bis zu 256 Layer |
PCB-Routing-Option |
Automatisches Routing basierend auf DFM-Regeln |
PCB-Routing-Option |
Automatische Routenverteilung |
PCB-Routing-Option |
Automatische Generierung von Kontrollpunkten |
PCB-Routing-Option |
Verfolgung basierend auf individuellen Regeln für jede Ebene |
PCB-Routing-Option |
Beim Routing können freie Ecken und Kontrollpunkte angegeben werden. DFM-Algorithmen erstellen automatisch optimale Einzüge, beginnend mit den größten und reduzieren sie innerhalb zugänglicher Grenzen. Der Testpunktersteller fügt automatisch Testdurchkontaktierungen oder Pads auf der Platine ein. Testpunkte in Form von Testvias können sowohl auf der Vorder- als auch auf der Rückseite der Platine angebracht werden, was den Einsatz einseitiger oder doppelseitiger Tester ermöglicht. Entwickler haben die Möglichkeit, eine Checkpoint-Einfügemethode auszuwählen, die ihren Produktionsanforderungen entspricht. Testpunkte können fixiert werden, um eine Änderung der Testvorrichtung zu vermeiden. Zu den Einschränkungen für Testpunkte gehören die Oberflächenform der Testsonden, Durchgangsgrößen, Maschen und minimale Lochmittenabstände.
Automatisches, auf Einschränkungen basierendes Routing für Hochgeschwindigkeitsplatinen
Hochgeschwindigkeits-Einschränkungsbedingungen und Routing-Algorithmen wenden Differentialpaare, Netzwerkplanung und Timing an S e-Signalparameter, Übersprechpegel, Layer-Stack-Routing und spezielle Geometrieanforderungen für heutige Hochgeschwindigkeitsschaltungen. Automatische Routing-Algorithmen führen eine präzise Route in und um Vias herum und sorgen automatisch für die Einhaltung vorgegebener Zeitvorgaben. S m oder räumliche Kriterien. Automatische Netzwerkplanung wird verwendet, um den Rauschpegel in rauschempfindlichen Schaltkreisen zu reduzieren. Sie können unterschiedliche Designregeln auf verschiedene Bereiche der Platine anwenden, zum Beispiel können Sie eine Regel für maximale Dichte im Bereich der Leiter und weniger strenge Regeln für den Rest der Platine festlegen.
Die Entwicklung von Hochgeschwindigkeitselektronik muss durch geeignete Software- und Hardware-Designtools unterstützt werden. Allegro PCB Designer ist ein leistungsstarkes Werkzeug in den Händen eines Profis, der moderne Hochgeschwindigkeitselektronik entwirft. Das neueste Update, Update Release Nr. 2, das im März dieses Jahres veröffentlicht wurde, enthält eine Vielzahl neuer Arbeitstools, die teilweise in diesem Artikel beschrieben wurden.
Mikrocontroller und verschiedene Zusatzgeräte: Permanent- und Direktzugriffsspeicher, Tastatur sowie grafische und alphanumerische Flüssigkristallanzeigen.
Stand Dezember 2014 ist die aktuelle Version von MultiSim 13.X.
Reis. 11. Ergebnisse des Ultiboard-Programms
Reis. 12. Arbeitsfenster des Programms MultiSim 20
Micro-CAP (Spectrum Software). Micro-Cap (Microcomputer Circuit Analysis Program) – professionell
Ein Programm zur analogen, digitalen und gemischten Modellierung und Analyse von Schaltkreisen elektronischer Geräte mittlerer Komplexität.
Das Programm wurde 1982 von Spectrum Software geschrieben und seitdem ständig erweitert und verbessert. Das Unternehmen wiederum wurde im Februar 1980 von Andy Thompson gegründet und positionierte sich zunächst auf das Schreiben von Programmen für Apple. Es befindet sich in einer der Städte des Silicon Valley – Sunnyvale (Kalifornien, USA).
Eine intuitive Benutzeroberfläche, geringe Anforderungen an PC-Rechenressourcen und ein breites Spektrum an Funktionen haben Micro-Cap bei Profis und Studenten beliebt gemacht. Der Betriebsalgorithmus umfasst das Erstellen eines Stromkreises in einem grafischen Editor (Abb. 13), das Festlegen von Analyseparametern und das Analysieren der erhaltenen Daten. Das Programm stellt die Schaltungsgleichungen selbstständig zusammen und führt sofortige Berechnungen durch. Jede Änderung der Schema- oder Elementparameter führt zu einer automatischen Aktualisierung der Ergebnisse.
Reis. 13. Arbeitsfenster des Micro-Cap-Programms
Der Grafikeditor basiert auf Bibliotheken elektronischer Komponenten, die mithilfe des integrierten Shape-Editor-Moduls basierend auf experimentellen Daten oder Referenzdaten erweitert werden können. Alle Nennwerte und Parameter der Elemente können entweder konstant sein oder von Temperatur, Zeit, Frequenz, Zustand des Stromkreises und Parametern anderer Komponenten abhängen.
Animierte Teile (LEDs, Relais, Sieben-Segment-Anzeigen und einige andere Elemente) ändern ihren Zustand entsprechend den von ihnen empfangenen Signalen. Die Simulation umfasst eine Vielzahl von Analysen (Abbildung 14): Transienten, DC-Übertragungseigenschaften, Kleinsignal-Frequenzantworten, DC-Empfindlichkeiten, harmonische Verzerrungen, Monte Carlo und viele andere. Erfahrene Benutzer können ihre eigenen Makromodelle erstellen, die eine Simulation ohne Informationsverlust ermöglichen. Es ist möglich, unterschiedliche Standards für Schaltungselemente gleichzeitig zu verwenden. Durch die vollständige Unterstützung für Spice-Modelle können Sie Projekte aus anderen Programmen (DesignLab, OrCAD, P-CAD) verwenden. Der einzige Nachteil, den wir feststellen können, ist die Notwendigkeit, zusätzliche Elemente zu installieren, da der Umfang der Micro-Cap-Bibliotheken (selbst in der Vollversion) eindeutig unzureichend ist.
Das Micro-Cap Active Filter Designer-Programm (Abb. 15) bietet die Möglichkeit, aktive und passive Butterworth-, Chebyshev-, Bessel- und elliptische Filter automatisch zu berechnen: niedrige Frequenzen, hohe Frequenzen, Bandpass, Notch. Der erstellte Filter kann in das Projekt eingefügt werden. Designer bietet dem Benutzer außerdem eine Auswahl an Operationsverstärkern zur Verwendung in aktiven Filtern. Es können Filter entweder für exakte Werte oder Standardimpedanzwerte erstellt werden.
Reis. 14. Arbeitsfenster der Ergebnisse des Micro-Cap-Programms
Reis. 15. Arbeitsfenster des Micro-Cap Active Filter-Designer-Programms
Die Kosten für Micro-Cap betragen mehrere tausend Dollar, aber auf der Website des Entwicklers können Sie die kostenlos verteilte Testversion herunterladen, die viele der Funktionen der Vollversion bietet. Die Hauptunterschiede sind nicht mehr als 50 Elemente in der Schaltung, eine reduzierte Komponentenbibliothek, Einschränkungen beim Aufbau mehrerer Diagramme und eine langsame Geschwindigkeit.
Die neueste Version (Stand Dezember 2014) ist Micro-Cap 11 (2013).
4. SYSTEME FÜR DAS „END-TO-END“-DESIGN ELEKTRONISCHER GERÄTE
4.1. Cadence-Produkte
Die Technologien eines der führenden Unternehmen – Entwickler „elektronischer“ CAD-Systeme von Cadence Design Systems – decken nahezu alle Phasen des Designs komplexer elektronischer Geräte und Systeme ab – von der Systemebene, die für Entwickler von Endgeräten charakteristisch ist, bis hin zu den Ebenen des logischen, schaltungstechnischen und topologischen Designs von sehr hochintegrierten Schaltkreisen (VLSI), ihrer Verpackung sowie der Entwicklung von Leiterplatten, auf denen diese VLSIs montiert werden.
Cadence Design Systems verfügt derzeit über eine Gruppe von Programmen, die auf der Plattform Cadence SPB (Silicon – Package – PCB), ehemals PCB Design Studio, vereint sind. Einige davon sind Cadence-eigene Entwicklungen (Allegro, Specctra), andere wurden durch eine Fusion mit OrCAD Systems erworben (OrCAD Capture, PSpice).
Das Plattformkonzept zielt auf das ultimative Ziel ab – die Schaffung eines „elektronischen“ Produkts und umfasst sowohl die Entwicklung von VLSI (Chips) und deren Gehäusen als auch von Leiterplatten (Abb. 16). Der moderne Ansatz beinhaltet die Nutzung eines einzigen Informationsraums in allen diesen und nachfolgenden Phasen des Lebenszyklus des entworfenen Produkts.
Reis. 16. Konzept der Cadence SPB-Plattform
Cadence versucht, das Beste aus jedem Teil herauszuholen und erhöht den Grad der Integration seiner Programme mit jeder Version, wobei oft der Begriff OrCAD/Allegro verwendet wird. Gleichzeitig gibt es eine Trennung zwischen diesen Produkten: OrCAD kann als Designsystem für „einfache“ Projekte positioniert werden, Allegro – für komplexere. Dementsprechend unterscheiden sich Funktionalität, Anforderungen und Kosten.
Cadence SPB (PCB Design Studio) umfasst derzeit:
Orcad Capture CIS – Schaltungseditor mit integrierten Verwaltungstools und Internetzugriff auf eine Datenbank mit Standardkomponenten;
Reis. 17. Skalierbarkeit von Cadence OrCAD/Allegro
Concept HDL ist ein alternativer Schaltungseditor. Wird normalerweise zur Wiederverwendung von Entwürfen und zur Zusammenarbeit zwischen Ingenieuren verwendet. Jeder der beiden Herausgeber hat seine eigenen Ansätze und Stärken. Orcad Capture CIS wird für die Arbeit an einem einfachen Projekt verwendet. Concept HDL eignet sich für Teams, die komplexere Projekte entwickeln. In diesem Fall können alle Arbeiten in Einzelaufgabenmodule aufgeteilt und auf die Designer verteilt werden;
PSpice/AMS Simulator – Programm zur Modellierung analoger und gemischter Geräte;
PE Librarian – ein Programm zum Erstellen von Komponentenbibliotheken und zum Verwalten dieser Bibliotheken;
OrCAD/Allegro PCB Editor ist ein topologischer Editor für Leiterplatten, der zum Platzieren und Bearbeiten von Designs elektronischer Komponenten und Leiter sowie zum Vorbereiten von Geräten für die Produktion verwendet wird;
SPECTRA – enthält den Komponentenplatzierungseditor „Placement Editor“ und den halbautomatischen Editor für die netzlose Leiterführung „Route Editor“;
SPECTRA Autorouter – automatischer Kabelrouter (auch netzlos); OrCAD/Allegro PCB Signal Integrity ist ein Programm zur Analyse der Signalintegrität.
Orcad-Erfassung. Das Cadence OrCAD Capture-Programm (seit DOS-Versionen) ist dank seiner komfortablen, intuitiven Benutzeroberfläche und dem Vorhandensein vielfältiger Funktionen zur schnellen Durchführung der erforderlichen Aktionen zum De-facto-Standard in seinem Bereich geworden. Um den Designprozess zu beschleunigen, wird ein „Add-on“ CIS (Component Interchange System) verwendet, das den Zugriff auf Referenzinformationen von Herstellern elektronischer Komponenten sowohl über das Internet als auch über eine zentrale Datenbank ermöglicht.
Mit Suchfunktionen können Sie die benötigten Komponenten anhand verschiedener Parameter als Suchkriterien finden. Sobald eine Komponente gefunden wurde, schreibt CIS alle ihre Daten neu: logische, physische, Herstellerdaten, Bestellinformationen usw. und unterstützt den Zugriff darauf über OrCAD Capture. Wenn Komponenten, Datenbank oder Schema geändert werden, erfolgt die Aktualisierung per Knopfdruck. Die bidirektionale Integration mit dem PCB-Editor gewährleistet die Schaltplankonformität
Und Topologie bei Neuanordnung einzelner Elemente, Pins oder Änderungen von Parametern und Namen von Komponenten.
Hauptfunktionen von OrCAD Capture:
1. Schaltungseditor basiert auf der traditionellen OrCAD Capture-Schnittstelle (Abb. 18), die Intuitivität mit den Werkzeugen und Funktionen verbindet, die zur Lösung von Schaltungsdesignproblemen erforderlich sind. Für komplexere Diagramme ein mehrseitiges Diagramm
Und hierarchische Arbeitsweise. Das System sorgt für saubere Verbindungen zwischen allen Teilen des Stromkreises.
2. Zentrales Informationssystem sorgt für die Synchronisierung externer Daten mit Informationen innerhalb des Projekts. Über den Microsoft ODBC-Standard lässt sich das System in alle gängigen Datenbanken integrieren, von Excel über Access bis hin zu MRP-, ERP- oder PLM-Systemen. Die Flexibilität des Systems ermöglicht es mehreren Benutzern, gleichzeitig und störungsfrei auf Informationen zuzugreifen.
Reis. 18. OrCAD Capture-Fenster
3. Komponentenauswahl. Dank schnellem Zugriff, einem komfortablen Suchsystem und der Möglichkeit, Komponenten direkt aus einer externen Datenbank zu einem Projekt hinzuzufügen, verkürzt CIS die PCB-Entwicklungszeit erheblich. Das Hinzufügen von Komponenten direkt aus der zentralen Datenbank (Abbildung 19) verringert die Wahrscheinlichkeit von Fehlern bei der Auflistung von Artikeln und ermöglicht Ihnen die Kontrolle der Verwendung von Komponenten, die unterschiedliche Standards erfüllen.
4. Komponenten online finden. Eine der Funktionen von CIS ist die Möglichkeit, mithilfe des Internet Component Assistant (ICA) über das Internet nach Artikeln zu suchen. Wie in der internen Datenbank können beliebige elektrische oder kommerzielle Komponenteneigenschaften durchsucht werden. Die kostenlose Datenbank namens Cadence ActiveParts enthält mehr als zwei Millionen Komponenten, die nach Kriterien durchsucht und in der Vorschau angezeigt werden können, bevor sie dem Schema hinzugefügt werden.
Reis. 19. Aufbau der Arbeit mit der zentralen Datenbank am Beispiel einer Komponentenbibliothek
5. Integration mit anderen OrCAD-Produkten. Zwei-Wege-Integration mit OrCAD/Allegro PCB Editor
sorgt für eine fehlerfreie Übertragung der Daten von der Schaltung zur Leiterplatte und umgekehrt. Die Synchronisierung der Schaltung erfolgt automatisch nach dem zulässigen Austausch der Leiter auf der Platine. Gewährleistet eine durchgängige Identifizierung von Leitern und Bauteilen. OrCAD Capture bietet die Möglichkeit, eine Netzliste für andere CAD-Systeme zu erstellen.
6. Möglichkeit zur Erstellung von Diagrammen und Elementlisten nach GOST.
Die neueste Version mit Stand Dezember 2014 ist Cadence OrCAD Capture 16.6 (2014).
OrCAD/Allegro PCB-Editor. Der OrCAD/Allegro PCB Editor gilt als einer der besten seiner Klasse weltweit. Es handelt sich um eine interaktive Shell zum Erstellen und Bearbeiten komplexer mehrschichtiger Leiterplatten. Seine umfangreichen Fähigkeiten erfüllen modernste Anforderungen. Darin verwendete Cadence zunächst das Konzept des „regelgesteuerten“ Designs: Einschränkungen bei der Platzierung von Komponenten, deren Zusammenfassung zu Gruppen, Festlegung der Leiterbreite für kritische Schaltkreise usw. (Abb. 20).
Reis. 20. Regeln (rechts) für die technologische Platzierung von Bauteilen auf einer Leiterplatte (links)
Die moderne Leiterplattenfertigung erfordert hochentwickelte und leistungsstarke Werkzeuge für das Design von Metallisierungsschichten. Um die Endkosten des Produkts zu senken, muss die Anzahl dieser Schichten auf ein Minimum reduziert werden. Dieses Problem wird durch das Allegro PCB-System gelöst, das hocheffiziente Werkzeuge zum Planen und Bearbeiten von Schichten von Leiterplatten enthält, um eine gleichmäßige Verlustleistung darauf zu erzeugen. Das System umfasst Werkzeuge zur Auswahl und Unterteilung des PCB-Layouts in Schichten, zur negativen oder positiven Darstellung interner Metallisierungsschichten sowie verschiedene Optionen, die es dem Benutzer ermöglichen, Fragmente von Leistungsschichten zu definieren. Dem Benutzer steht ein kompletter Werkzeugsatz zur Herstellung von Fotomasken und Leiterplatten sowie zum Testen dieser zur Verfügung (einschließlich einer Tabelle mit Gerber 274x-Aperturen; einer NCDrill-Tabelle mit Informationen über die Gesamtzahl, Koordinaten und Größen der Löcher). sowie verschiedene Zeichnungen von Leiterplatten). Eine vollständige Integration des Pakets in interne oder spezifische externe Systeme, die in einer bestimmten Produktion verwendet werden, ist möglich (Abb. 21).
Der Funktionsumfang ermöglicht die Lösung vieler Konstruktions- und Produktionsprobleme. Das leistungsstarke System zur Planung und Platzierung von Komponenten und deren Gruppen beinhaltet die Möglichkeit, Topologiefragmente als Vorlagenmodule zu kopieren, um die Platzierungsphase drastisch zu verkürzen.
Die Erstellung und Bearbeitung der Topologie auf Leiterplatten basiert auf Technologien zum Schieben und Biegen verschiedener Objekte – Leiter, Durchkontaktierungen – in Echtzeit, was eine visuelle Kontrolle über die festgelegten Längen- und Verzögerungsregeln ermöglicht. Bruch und Wiederherstellung in dynamischen Polygonen beim Platzieren von Bauteilen und Verlegen von Routen erfolgen in Echtzeit.
Mit PCB Editor können Sie auch einen kompletten Dateisatz für Fotoplotter, PCB-Teilebearbeitung und Testdateien (Gerber 274x, NC-Bohrmaschine usw.) erstellen.
Reis. 21. OrCAD/Allegro PCB Editor-Fenster
Die folgenden Optionen können mit OrCAD/Allegro PCB Editor verbunden werden.
RF-Option. Entwicklung von Hochfrequenz- (HF) und Mikrowellen-Board-Topologien. Viele moderne digitale Leiterplatten enthalten Schaltkreise, die im Hochfrequenzbereich arbeiten. Diese Schaltkreise haben spezifische Anforderungen und werden typischerweise in der Agilent ADS-Designumgebung (ehemals Agilent EEsof) entworfen und simuliert. Diese Schaltkreise müssen sich jedoch auf derselben Platine wie andere digitale und analoge Schaltkreise befinden. Zu diesem Zweck besteht im OrCAD/Allegro PCB Editor während des PCB-Designprozesses die Möglichkeit, in Agilent ADS entworfene RF-Blöcke zu importieren, und darüber hinaus eine Reihe von Möglichkeiten für die Arbeit mit solchen Komponenten:
Erstellung neuer HF-Komponenten;
Einstellungen HF-Komponenten;
Verwendung von HF-Elementen beim Aufspüren;
Übertragung von HF-Elementen oder -Gruppen von Schicht zu Schicht;
Berechnung elektrischer Parameter von Streifenleitungen;
Konvertieren von HF-Komponenten in Polygone;
Konvertieren von Leiterbahnen in Streifenleitungen und Parametrisieren von „Streifen“. Miniaturisierungsoption. Mikrominiaturisierung:
Pinhole- und räumliche Batch-Regeln, einschließlich Regeln wie „Via in Pad“;
Unterstützung für Regeln für Boards mit eingebauten Komponenten;
Unterstützung von Regeln für Komponenten, die in die inneren Schichten der Platine eingebaut sind;
Nachzeichnen entlang einer nichtlinearen Kontur (für flexible Platinen);
dynamische Verstärkung der Leiter an der Grenze der flexiblen und starren Teile;
Steuerung mehrstufiger Mikroübergänge.
Mit der PCB Team Design-Option können mehrere Ingenieure asynchron in einem hierarchischen Produktentwicklungsprozess zusammenarbeiten. Das Projekt kann in vordefinierte hierarchische Ebenen unterteilt und auf die Teammitglieder verteilt werden, sodass jeder Ingenieur einen isolierten Raum erhält, um seinen Teil des Projekts zu entwickeln und zu überprüfen.
FPGA-Systemplaner-Option. Optimierung von FPGAs für Leiterplatten.
Möglichkeit zur 3D-Visualisierung der Leiterplatte. Ein Beispiel für die Verwendung dieser Option ist in Abb. dargestellt. 22.
Reis. 22. 3D-Visualisierung einer Leiterplatte
PSpice/AMS-Simulator. Das Programm PSpice/Allegro AMS Smulator wird zur Durchführung analoger numerischer Simulationen verwendet. Der Benutzer kann die Symbole im Diagramm so konfigurieren, dass sie mit dem Spice-Modell übereinstimmen und numerische Simulationen durchführen. Sie können auch die Komponenten des elektrischen Schaltplans, ihre Position auf der Leiterplatte und die Simulationsergebnisse problemlos abgleichen, um schnell verschiedene Eigenschaften zu ermitteln (Abbildung 23).
Reis. 23. Übereinstimmung zwischen den Komponenten des elektrischen Schaltplans,
ihre Position auf der Leiterplatte und Simulationsergebnisse im PSpice/Allegro AMS Simulator
OrCAD/Allegro ist mit Microsoft-Produkten kompatibel und bietet die Möglichkeit, die Befehlsleiste zu konfigurieren. Mithilfe einer speziellen Sprache können Sie die Umgebung an Ihre Anforderungen und Wünsche anpassen.
Die neue Cadence-Strategie beinhaltet nicht die ständige Veröffentlichung neuer Versionen, sondern deren Aktualisierung (nach Angaben einmal im Quartal). Der Vertrieb des Programms ist kostenpflichtig, es gibt jedoch eine Testversion der neuesten Version
Programmversion Dezember 2014 – OrCAD/Allegro SPB 16.6.
SPEKTRA. SPECTRA ist ein automatisches PCB-Routing-Programm von Cadence Design Systems. Manchmal wird es auch Allegro PCB Router genannt. Die neueste Version (Stand Dezember 2014) ist 16.5.
Das SPECCTRA-Programm verfolgt erfolgreich hochkomplexe Platinen dank der Verwendung eines neuen Prinzips zur Darstellung grafischer Daten, der sogenannten ShapeBased-Technologie. Im Gegensatz zu bisher bekannten Paketen, in denen grafische Objekte als Satz von Punktkoordinaten dargestellt werden, verwendet dieses Programm kompaktere Methoden für ihre mathematische Beschreibung. Dadurch erhöht sich die Effizienz beim Routing von Leiterplatten mit hoher Bauteildichte, es wird ein automatisches Routing desselben Schaltkreises mit Leiterbahnen unterschiedlicher Breite gewährleistet usw.
Der SPECCTRA-Autorouter verwendet adaptive Algorithmen, die über mehrere Verfolgungsdurchgänge hinweg implementiert werden. Beim ersten Durchgang werden absolut alle Leiter verbunden, ohne auf mögliche Konflikte zu achten, die in der Kreuzung von Leitern auf derselben Ebene und der Verletzung der Lücken bestehen. Bei jedem weiteren Durchgang versucht der Autorouter, die Anzahl der Konflikte zu reduzieren, indem er Verbindungen unterbricht und neu legt (Rip-up-and-Retry-Methode) und Leiter schiebt und benachbarte Leiter auseinanderdrückt (Push-and-Shove-Methode). Informationen über Konflikte im aktuellen Trace-Durchgang werden zum „Training“ verwendet – zum Ändern der Gewichtungskoeffizienten (Strafen), um durch eine Änderung der Strategie die Anzahl der Konflikte beim nächsten Durchlauf zu verringern.
Das Leiterrouting erfolgt in drei Schritten: vorläufiges Routing, automatisches Routing und zusätzliche Verarbeitung der Ergebnisse des automatischen Routings.
Alle Verfolgungsphasen werden interaktiv oder automatisch mithilfe einer Reihe spezieller Befehle durchgeführt (Abb. 24).
Reis. 24. Bildschirm des SPECCTRA-Programms im interaktiven Komponentenplatzierungsmodus
![mob_info](https://mapstr.ru/wp-content/themes/kuzov/pic/mob_info.png)