САПР для сложных печатных плат

​

Allegro поставляется в виде базовой лицензии и набора дополнительных опций, которые являются «надстройкой» над базовой лицензией и обеспечивают более мощный специализированный функционал для различных применений.

Преимущества Cadence Allegro и OrCAD

Стабильность и безошибочность работы программы

Масштабируемость от недорогого OrCAD до мощных опций Allegro

Огромный выбор референс-дизайнов и библиотек в формате Allegro

Моделирование на высшем уровне, интеграция с PSpice и Sigrity

Удобный табличный редактор правил Constraint Manager

Высокая эффективность при работе со сложными платами

Почему разработчики выбирают Cadence Allegro?

​

Схемный редактор, совместимый с OrCAD, и возможность качественного импорта схем, плат и библиотек из P-CAD, вкупе с простым и дружественным интерфейсом, делают Cadence Allegro наилучшим вариантом для постепенного «бесшовного» перехода на новые технологии. Встроенные в Allegro отчеты дают возможность вывода КД по ЕСКД прямо из САПР.

Удобная связь между схемным редактором и редактором печатных плат позволяет вам «перетащить» компонент со схемы на плату при размещении, выделить компонент на схеме и увидеть его на плате, выделить вывод или цепь на плате и увидеть его на схеме. Функционал единой библиотеки компонентов предприятия снижает число ошибок, связанных с человеческим фактором.

Вы можете воспользоваться широчайшим набором библиотечных компонентов не только из стандартной поставки, но и из таких Интернет-порталов, как DigiKey, ActiveParts. Полученные компоненты можно установить на схему непосредственно из Интернета, а затем можно скорректировать их и сохранить в единую библиотеку ЭРИ предприятия.

Мощный функционал ручной трассировки позволяет вам мгновенно прокладывать одиночные сигналы, дифф.пары, шины и просто сгруппированные наборы связей. Система выравнивания длин сигналов эффективно обеспечивает все современные требования к трассировке скоростных интерфейсов типа PCIe, Ethernet, HDMI, DDR (T-соединения, Fly-By) и др.

Полная интеграция с библиотеками компонентов предприятия, PDM-системами (SolidWorks EPDM, Windchill, TeamCenter и др.), с механическими САПР (Компас 3D, SolidWorks, Creo и др.), возможность импорта и экспорта STEP-моделей компонентов, корпуса и печатного узла делают Cadence Allegro идеальным решением для крупных предприятий - разработчиков сложной электроники.

Сравнение с другими, более простыми САПР

Вот что говорят разработчики после перехода на Allegro:

Эта система гораздо стабильнее - а те САПР, в которых мы работали раньше, постоянно зависали или вылетали на сложных проектах

Табличный редактор правил гораздо удобнее и проще в работе, чем правила в виде "выражений", к тому же гораздо мощнее.

Он-лайн проверки совершенно не тормозят работу САПР - а раньше нам приходилось их отключать или минимизировать их количество, а выполнять финальную DRC-проверку было так долго.

Встроенный расчет импеданса и структуры слоев очень полезен - это отличает Allegro от других САПР.

В Allegro нет такой проблемы, как "неполное подсоединение линий к площадкам". Это значит, что мои правила по длине цепей всегда будут выполняться корректно.

В отличие от других САПР, где старые ошибки не исправляются и плодятся новые, в Allegro мы видим появление нового функционала и тщательную работу по исправлению замеченных ошибок каждый квартал.

Очень удобно постоянно открытое окно опций текущей команды, фильтра выбора объектов и управления видимостью слоев - в отличие от других САПР, где надо постоянно рыться в меню и окошках.

В Allegro замечательные возможности по настройке горячих клавиш и функций управления мышью "под себя".

При работе с очень большими проектами, в отличие от других САПР, система не рушится и не тормозит.

Потрясающе работает функция размножения фрагментов (повторяющихся узлов) - никогда не сбоит, и не требует создания иерархических схем.

В Allegro встроена мощная система предтопологического анализа целостности сигналов, с высокой достоверностью результатов, и ее действительно можно и нужно использовать для работы.

Система аналого-цифрового моделирования PSPICE - лучшее решение, особенно с функцией Advanced Analysis и построением поведенческих моделей на языке Си++.

Очень хорошая русскоязычная поддержка и обучение.

Возможность качественного импорта старых проектов из P-CAD, Altium, PADS.

Потрясающая по удобству и качеству система работы с полигонами - позволяет класть от 50 до 100 полигонов в день без особых усилий - и не тормозит. Причем задание свойств полигонам, выводам, отверстиям - все делается на лету и очень быстро. Полигоны мгновенно динамически обновляются при всех операциях редактирования топологии.

Поддержка Linux - также важная особенность.

Масштабируемость решения и плавающие лицензии позволяют получить оптимальную цену рабочего места - от 150 тысяч рублей, с чем не может сравниться ни одна конкурирующая система.

Продвинутые опции, такие как High Speed, Team Design - предлагают такой функционал, которого в принципе нет у других, более простых САПР, например, контроль задержжек внутри микросхем, задержка в переходном отверстии, автоматическое выравнивание длины сигналов DDR, авто-выравнивание фазы в дифф.паре с динамическим отслеживанием рассогласований.

Описание Cadence Allegro

​

Схемный редактор Allegro Design Entry Capture CIS - преимущества

Совместимость с распространенным редактором OrCAD Capture

Возможность импорта схем из PCAD и Altium

Возможность вывода документации по ЕСКД

Огромная библиотека стандартных символов (более 44000)

Он-лайн библиотека компонентов (более 15 миллионов)

Он-лайн магазин приложений, IBIS-моделей, SPICE-моделей и библиотек

Возможность просмотра посадочного места компонента

Печать схем в интеллектуальный PDF с удобной навигацией

Задание и одновременная авто-прокладка групп сигналов

Одновременное авто-подключение шин

Задание «комнат» для дальнейшей трассировки

Автоматизированная прокладка связей на схеме

Мощный язык скриптов Tcl/Tk для написания подпрограмм

Он-лайн проверка схем DRC, включая пользовательские правила

Обратное и прямое аннотирование (обмен выводов или элементов)

Перекрестная связь с редактором печатных плат (выбор и выделение)

Импорт и экспорт таблиц выводов ПЛИС при создании символа

Управление «вариантами исполнения» в схеме

Удобный механизм визуальной проверки многостраничных схем

Система управления библиотекой Component Information System (Capture CIS)

Встроенная в схемный редактор база данных компонентов

Функционал единой базы компонентов предприятия

Интеграция с PDM-системами: SolidWorks EPDM, Windchill,
T-Flex, Search и т.д.

Интерфейс к реляционным базам ЭРИ (SQL, MS Access, Excel)

Возможность параметрического поиска нужных компонентов

Управление «применимостью» ЭРИ, контроль доступа к базе

Возможность подключения 3D-моделей и datasheet на ЭРИ

Поиск ЭРИ в каталогах DigiKey, Mouser и др. из редактора схем

Редактор условно-графических обозначений символов (УГО)

Возможность извлечь из схемы и откорректировать символ

Возможность создания УГО из таблицы Excel или datasheet

Редактор посадочных мест компонентов

Удобный и мощный «мастер» создания компонентов

Возможность создания площадок произвольной формы

Утилита авто-создания компонентов по IPC-7351

Редактор печатных плат (Allegro PCB Designer), возможности базовой лицензии

Импорт из PCAD, Altium и других САПР

Импорт конструктива ПП из DXF, IDF или STEP

Редактор стека слоев, калькулятор импеданса

Полупрозрачное отображение слоев

Индикация имени цепи на проводнике, полигоне и выводе

Возможность работы с платой в «зеркальном» отображении

Размещение групп компонентов выбором прямо из схемы

Авто-выравнивание групп компонентов

Полная поддержка трассировки дифференциальных пар

Автоматическое создание «Fan-out»

Автоматическая «доводка» связей

Использовать формулы для задания правил выравнивания по длине

Электрические правила и ограничения
(ECSet - отражения, задержки, перекрестные помехи)

Учет задержек в переходных отверстиях

Учет разбега задержек внутри микросхем

Авто-размещение групп отверстий вдоль трасс

Контроль прохождения проводников над прорезями в полигонах

Возможность применения обратной сверловки

Авто-подрезка, расталкивание, перескок при трассировке

Удобная подсистема прорисовки плана трассировки

Автоматическое создание и авто-выравнивание маркировки

Быстрый экспорт гербер-файлов, DXF и ODB++

Импорт 3D моделей компонентов STEP и IDF

Трассировка группами сигналов

Трассировка T-разветвлений и Fly-By для DDR

Полуавтоматическое выравнивание длин сигналов DDR и др.

Авто-мультиплицирование фрагментов трассировки

Динамические полигоны с авто-обновлением

«Капельки» на площадках с обеспечением DRC

Авто-размещение массивов переходных отверстий

Создание проектов и спецификаций с «вариантами исполнения»

Уникальные возможности Cadence Allegro PCB Editor:

Учет задержки распространения в переходных отверстиях

Редактор учитывает задержку распространения по оси Z, в переходных отверстиях, повышая точность выравнивания задержки распространения сигналов.

Учет разной задержки сигналов внутри микросхем

САПР учитывает разные задержки сигналов внутри микросхемы, повышая точность выравнивания длин. Задержки внутри микросхемы могут быть заданы в табличном виде или импортированы из текстового файла.

​

Поиск вырезов в полигонах под скоростными трассами

САПР обнаруживает некорректное прохождение сигнала над вырезами в полигоне (что может служить причиной искажений сигнала).

Смещенная трассировка

Это весьма актуальная функция для сигналов частотой выше 2 ГГц - решить проблему отклонения импеданса трассы при ее прохождении над нитями стекловолокна в диэлектрике. Это позволяет за счет трассировки под неортогональным углом усреднить влияние структуры диэлектрика на качество сигнала.

Обратная сверловка

САПР поддерживает технологию обратной сверловки (Back Drilling ) для улучшения качества скоростных сигналов.

Равномерное распределение трасс

Allegro PCB Editor может автоматически распределять сегменты трасс равномерно, чтобы уменьшить перекрестные помехи от «соседей».

​

Система управления ограничениями и правилами DRC (Constraint Manager)

Задание правил и ограничений через удобную таблицу

Физические ограничения DRC (проводники, зазоры, ограничения
по длине и др.)

Он-лайн проверки DRC, обеспечение выполнения правил

Возможность подсветки нарушений DRC

Возможность задания правил и ограничений в регионах

Правила проектирования «для производства» (DFM, DFA)

Проверка DRC по высоте компонентов, радиаторов и корпуса

Возможность задать мин. и макс. длину цепи

Ограничение макс. количества переходных отверстий цепи

Продвинутые проверки DRC, такие как «оголенная медь» итд.

Автотрассировщик Specctra

Трассировка одновременно в 6 слоях МПП

Полный учет заданных правил и ограничений DRC

Отличия Allegro от Cadence OrCAD, Altium P-CAD, и других менее мощных САПР

Component Information System - Система управления единой базой данных компонентов

Flow planning application mode - Планирование трассировки с помощью бэндлов (шин, учитывающих количество и ширину цепей в них)

Dynamic DFA rules based interactive placement - Размещение компонентов с использованием таблицы зазоров между разными корпусами ЭРИ

Resize/Respace diff pairs - Пере-прокладка дифф.пар с новыми размерами и зазорами выполняется автоматически по всей плате

Convert corner - конвертация углов трасс по всей плате или по выбранным цепям выполняется автоматически по вашему запросу

Differential pairs dynamic phase control - динамический контроль фазы на дифференциальных парах выполняется автоматически

Advanced constraints (formulas, relational) - формулы в констрейнах, "относительные" правила позволяют создавать наборы правил для самых современных интерфейсов

Electrical rules (reflection, timing, crosstalk) - контроль отражений, временнЫх правил, перекрестных помех в правилах

Package pin delay (for die-2-die delay) rules - учет задержек внутри корпусов микросхем

Z-Axis delay feedback - учет задержек в переходных отверстиях

F2B reuse modules - повторное использование модулей "схема+трассировка", с сохранением в библиотеку

Contour routing wihile shoving arc routes - трассировка вдоль контура, с дугами, автоматическая прокладка "вдоль линии"

Removal of unused vias in stack - удаление неиспользуемых переходных отверстий в стеке

Backdrilling (library or parameter driven) - поддержка обратной сверловки, либо на основе библиотеки отверстий, либо на основе параметров проекта

Separate backdrilling NC files - отдельные файлы NC для обратной сверловки

Опция трассировки скоростных плат

High Speed Option

Опция Allegro High Speed Option содержит все необходимые дополнительные функции для трассировки высокоскоростных цифровых печатных плат.

Для проектов с частотами сигналов выше 300 МГц (содержащих интерфейсы PCI Express, DDR2/3/4, GHz Ethernet, GTX и др.) крайне важно учитывать все факторы, влияющие на качество сигнала на печатной плате. Конструктору печатной платы нужен инструмент, который не только позволит эффективно выравнивать длины групп сигналов на плате, но и даст ему следующие возможности:

Динамическое выравнивание фазы сигнала по всей цепи для снижения искажений

Полуавтоматическое выравнивание длины шин DDR

Создание и размещение структур из переходных отверстий,
использование их в роли фанаутов

Использование структур переходных отверстий на диф. парах
с авторазмещением отверстий для обратного тока

Автоматическое выравнивание задержек

Allegro теперь более быстро и качественно автоматически выполняет выравнивание задержек. Эта функция чрезвычайно полезна, т.к. количество линий на печатной плате, требующих выравнивания длины, растет и может уже составлять на типовой многослойной плате от нескольких десятков до нескольких сотен штук. Редактор автоматически выравнивает длину выбранных интерактивно трасс в соответствии с заданными правилами.

Динамический контроль фазы сигнала

Allegro позволяет динамически выравнивать фазу сигнала по всей длине цепи, что крайне важно для снижения искажений. Причем редактор позволяет выделить именно тот фрагмент трассы, на котором произошло рассогласование фазы, и выравнивать фазу локально.

​

Командная работа над проектом
Symphony Team Design Option

Для увеличения скорости выполнения проекта можно с помощью новой опции Symphony Team Design организовать совместную работу нескольких специалистов, это можно сделать либо в виде разбиения платы на части, которые "рассылаются" инженерам для трассировки, а потом собираются вместе в одном проекте, либо можно организовать онлайн работу в одном проекте, когда каждый видит действия других участников через сеть.

Разделение печатной платы на зоны по слоям

Разделение печатной платы на зоны по областям

Групповая трассировка печатной платы

Удобная панель управления проектом

Мягкие границы между зонами

Управление классами цепей в зонах

Просмотр действий других пользователей

Автоматизация трассировки

Design Planning

Инструменты опции Design Planning позволяют автоматизировать планирование и трассировку, и могут оказаться очень полезными для работы со сложными проектами имеющими большое количество сигнальных шин и микросхемы с возможностью свапирования.

Вы сможете на этапе размещения проложить виртуальные каналы
для проводников, чтобы заранее оценить выполнимость трассировки. Ширина канала отображает реально необходимое место для прокладки всех проводников в нем с учётом зазоров. С ними проще пользоваться командами автоматического свапирования, так как они будут учитывать ориентацию проводников, то, с какой стороны они подводятся к микросхеме. После этого заметно увеличивается результативность автоматической трассировки. Проводники прокладываются более упорядоченно с меньшим количеством переходных отверстий.

Опция включает в себя следующие возможности

Возможность анализа осуществимости трассировки

Прорисовка топологического плана трассировки

Авто-генерация топологии проводников по плану

Опция оптимизации выводов ПЛИС
FPGA System Planner

​

Планировщик ПЛИС Allegro FPGA System Planner автоматизирует сложные процессы создания УГО ПЛИС, определения эквивалентных выводов, свапирования выводов и блоков, и за счет этого значительно упрощает и ускоряет разработку печатных плат.

Конструирование печатной платы на ПЛИС, имеющих более 2000 контактов ввода-вывода, для выполнения вручную является слишком сложным. Для завершения проекта на ПЛИС требуется постоянное общение между разработчиками логики, разработчиками системы
и разработчиками платы. В целом, это общение является рутинным
и даже избыточным. И именно ПЛИС, вследствие огромного числа многомерных правил ввода-вывода, делают процесс общения таким сложным. Эти проблемы могут быть решены за счет применения планировщика ПЛИС, автоматизирующего все эти сложные процессы.
В результате, разработка печатных плат для ПЛИС значительно упрощается и ускоряется.

Планировщик ПЛИС полностью автоматизирует процессы связывания контактов ПЛИС с другими компонентами, генерации схем и разводки межсоединений, при этом для всех этих процессов соблюдаются следующие ограничения:

Логические ограничения - разводка контактов должна удовлетворять требованиям протокола соответствующего интерфейса. Например, для шин, синхронных с источником, для успешного захвата данных требуется, чтобы
и данные, и соответствующие сигналы синхронизации были правильно выведены на контакты.

Электрические ограничения связаны с DRC ввода-вывода ПЛИС. ПЛИС имеют сложную структуру банков и детализированный набор соответствующих правил. Для того, чтобы банк стало возможно использовать для интерфейса, должны быть заданы стандартные электрические сигналы этого интерфейса.

Физические ограничения, связанные с расположением на плате различных устройств. Контакты должны быть выбраны так, чтобы свести к минимуму пересечения проводников и число слоев, требуемых для разводки платы.

Функционал опции FPGA System Planner

Учет логических, электрических и физических ограничений

Авто-подбор и оптимальный обмен выводов ПЛИС

Авто-генерация символов УГО для ПЛИС

Минимизация пересечений сигналов при трассировке

Библиотека точных и проверенных моделей ПЛИС, которые содержат электрические и правила назначения выводов.

Опция проектирования СВЧ-плат
Analog/RF Option

​

Опция Analog/RF предоставляет мощный и гибкий набор инструментов для ручного и автоматического размещения, трассировки, и редактирования СВЧ-топологии и аналоговых сигналов на печатных платах, как дополнение, встраиваемое в стандартный редактор Allegro PCB Editor.

Так как опция RF поддерживает параметризованные топологические СВЧ-элементы, она предоставляет очень простой механизм для создания, размещения и соединения СВЧ-элементов на плате. Она позволяет легко трассировать полосковые и микрополосковые линии с различными вариантами поворотов, такими как «оптимально скошенный» СВЧ-поворот, скругленный или прямоугольный поворот. Также она позволяет напрямую соединить две точки СВЧ-трассой или меандром с заданными свойствами.

Другие функции для трассировки СВЧ-плат включают:

Перемещение, поворот, отражение, копирование выбранных СВЧ-компонентов или групп объектов (полигоны, линии, топологические элементы, переходные отверстия)

Групповое копирование, отражение, вращение СВЧ-компонентов или наборов

Перенос СВЧ-компонентов или их групп со слоя на слой

Изменение СВЧ-параметров объектов и автоматическая регенерация их формы в соответствии с новыми параметрами

Вставка библиотечных СВЧ-компонентов во время трассировки

Электрические вычисления и индикация параметров СВЧ-трассы

Создание собственных топологических СВЧ-элементов

Конвертация СВЧ-элементов в полигоны

Конвертация трасс редактора Allegro (проводников) в полосковые линии передачи

Срезание фаски на углах СВЧ-трасс

Индикация и модификация значений переменных и выражений

Быстрое размножение СВЧ-фрагментов, включая зеркальное отражение для симметричных/балансных цепей

Платы высокой плотности
Miniaturization Option

Данная опция дает дополнительные возможности при проектировании плат с микроотверстиями (слепыми, глухими) и встраиваемыми компонентами. Позволяет использовать при проектировании полости внутри платы и вертикально расположенные компоненты. Добавляет наборы правил учитывающих нюансы изготовления перечисленных элементов.

Опция включает в себя следующие возможности

​

Встроенные компоненты во внутренних слоях, удобное добавление и редактирование встроенных пазов

Наборы микроотверстий - установка на плату одним кликом, очень удобная работа с комплектами микроотверстий

Правила для плат HDI - полный набор производственных проверок для всех видов микроотверстий

Cadence AllegroPCB Design Solution - масштабируемая, апробированная среда разработки печатных плат, предназначенная для решения современных технологических и методологических задач, для сокращения и повышения предсказуемости циклов разработки.

Описание

Allegro PCB Design Solution поставляется в базовой комплектации с набором различных опций и содержит все необходимое для создания слоев печатных плат в полностью интегрированном потоке проектирования. Среда Allegro PCBDesigner содержит в себе все необходимое для проектирования простых и сложных печатных плат

Рис.1 - Среда Allegro PCB Designer содержит в себе все необходимое для проектирования простых и сложных печатных плат

В составе базовой комплектации Allegro PCB Designer: общий модуль, среда управления ограничивающими условиями, редактор печатных плат, автоматический или интерактивный трассировщик, средства сохранения данных в промышленных форматах и среду проектирования механических компонентов конструкций (CAD).

Редактор печатных плат (PCB Editor) представляет собой среду с полным набором средств от базовых операций планирования, размещения и трассировки до репликации и расширенного планирования с промежуточными элементами для простых и сложных конструкций печатных плат (рис. 1).

Преимущества

• Является испытанным, масштабируемым и экономичным средством редактирования и трассировки печатных плат, поставляемым в базовой комплектации и с набором опций расширения конфигурации
• Избавляет от ненужных итераций благодаря потоку проектирования, осуществляемому с учетом заданных ограничивающих условий
• Поддерживает обширный набор правил для задания физических размеров, интервалов, технологических процессов, монтажа и тестирования (DFx), высокоскоростных соединений (HDI) и электрических высокоскоростных доменов
• Имеет общую систему управления ограничи-вающими условиями для создания, контроля и проверки этих условий «от конца к началу»
• Позволяет взаимодействовать с пакетами других производителей, что ускоряет процесс проектирования и дает возможность использовать лучшее в области интегрированных средств разработки

Технология PCB Editor

Среда редактирования печатных плат с учетом ограничивающих условий Главным компонентом Allegro PCB Designer является редактор топологий PCBEditor – интуитивная и простая в использовании среда, предназначенная для создания и редактирования конструкций как простых, так и сложных печатных плат с учетом заданных ограничивающих условий. Технология размещения, направляемого правилами монтажа DFA (Design For Assembly), позволяет компактно и безошибочно размещать компоненты

Рис.2 – Технология размещения, направляемого правилами монтажа DFA (Design For Assembly), позволяет компактно и безошибочно размещать компоненты

Широкий набор функций отвечает многочисленным требованиям проектирования и производства:

• Мощный набор средств планирования и размещения, в т.ч. репликация для ускорения процесса разработки
• Интерактивные средства перемещения, сжатия и редактирования областей образуют высокопроизводительную среду взаимодействия в реальном масштабе времени с отображением геометрических и временных границ
• Средства динамического изменения форм имеют функции рассечения и объединения медных полигонов во время итераций перемещения и трассировки
• PCB Editor также может генерировать полный комплект фотошаблонов, тестовых выходных данных, включая Gerber 274x, NC drill и тестов для проверки печатной платы без монтажа в различных форматах.

Управление ограничивающими условиями

Система управления ограничивающими условиями отображает в реальном масштабе времени геометрические размеры, интервалы, высокоскоростные данные со статусом соответствия для каждого этапа разработки. Каждая рабочая электронная таблица предоставляет интерфейс для создания, управления и проверки различных правил в иерархическом порядке. Используя это мощное приложение, проектировщики могут создавать, редактировать и просматривать наборы ограничивающих условий в виде графических топологий, которые выступают в качестве электронных «световых копий» при идеальной стратегии реализации. Поскольку ограничивающие условия связаны с базой данных, они могут направлять процессы размещения и трассировки для заданных сигналов.

Система управления ограничивающими условиями полностью интегрирована в PCB Editor, проверка может быть проведена в реальном масштабе времени в процессе разработки. Результаты проверки отображаются графически: успешно прошедшие проверку участки подсвечиваются зеленым, а участки, не соответствующие ограничивающим условиям - красным цветом. Это позволяет разработчикам непосредственно наблюдать за процессом проектирования и видеть результат любых изменений конструкции.

Планирование и размещение

Методология разработки печатных плат с учетом ограничивающих условий и правил включает в себя гибкий и мощный набор автоматических и интерактивных средств размещения. Инженер или разработчик может поместить компоненты или цепи в специальные «комнаты» («rooms») во время разработки или планирования. Компоненты могут быть отфильтрованы или выбраны по специальному обозначению, типу корпуса или посадочного места, по имени (названию) сети, номеру компонента или по номеру таблицы или страницы схемы.

Такая точность управления необходима в современных схемах, содержащих тысячи компонентов. Анализ сборок в реальном масштабе времени и обратная связь помогают улучшить это управление, повысить производительность и эффективность путем размещения компонентов в соответствии с корпоративными правилами или рекомендациями на основе результатов электромагнитного моделирования.

Динамическое размещение, направляемое правилами монтажа элементов (DFA, design-for-assembly), позволяет проводить проверку каждого корпуса во время интерактивного размещения компонентов (рис. 2). Обратная связь, создаваемая на основе двумерной матрицы классов и прототипов корпусов, обеспечивает минимальные требования к допускам. Используя принципы «сторона к стороне», «друг за другом» разработчики могут размещать компоненты для достижения одновременно оптимальной трассировки, технологичности и наилучших свойств сигналов.

Копирование размещений

Превосходная технология копирования размещений, реализованная в Allegro PCB Designer, позволяет пользователям быстро проводить размещение и трассировку похожих участков цепи. Она позволяет создавать шаблон цепи и ее трассировки, который можно применить ко всем аналогичным участкам цепи. Шаблон размещения компонента можно также использовать в других разработках с похожими цепями. При копировании размещений есть возможность поворачивать или зеркально отражать копируемый объект по горизонтали или вертикали. Все связанные с объектом элементы, включая скрытые слепые переходные отверстия, отображаются в нужных слоях при зеркальном отражении объекта.

Отображение и визуализация

Во всех программных пакетах редактора печатных плат PCB Editor есть встроенное средство трехмерной визуализации. Трехмерный интерфейс поддерживает различные опции фильтрации, имитацию рассматривания при помощи камеры, опции графического дисплея, такие, как сплошность (solid), прозрачность (transparency) и каркас (wireframe) и управляемые при помощи мыши панорама, увеличение и поворот дисплея. В трехмерном режиме поддерживается также отображение сложных сквозных структур и изолированных участков платы. При помощи контекстной структуры управления можно открывать многие окна, а трехмерные изображения могут быть скопированы и сохранены в формате JPEG (рис. 3).

Возможность переворачивать плату («flip») позволяет переворачивать плату по оси Y, соответствующим образом инвертируя базу данных на границах. Эта операция реорганизует отображение конструкции таким образом, что верхняя часть конструкции оказывается внизу, и нижняя – вверху. Для CAD-систем очень важно иметь возможность отображать вид снизу для инженеров, занимающихся лабораторной отладкой плат или тестированием в процессе производства. Возможность переворачивать плату предназначена не только для ее просмотра: в ее конструкцию при этом можно вносить изменения. Встроенное средство трехмерного отображения позволяет рассматривать участок платы или сложные переходные структуры под разными углами, с различным увеличением, с поворотом или вращением, чтобы уменьшить число итераций для разработчиков механических элементов конструкции и производителей печатных плат и не допустить внесения ошибок

Рис. 3 – Встроенное средство трехмерного отображения позволяет рассматривать участок платы или сложные переходные структуры под разными углами, с различным увеличением, с поворотом или вращением, чтобы уменьшить число итераций для разработчиков механических элементов конструкции и производителей печатных плат и не допустить внесения ошибок

Интерактивное редактирование

Опция трассировки для редактора печатных плат PCB Editor содержит мощные интерактивные средства контроля процесса автоматической трассировки и повышения ее производительности. Работая с любыми формами, углами и взаимными перемещениями компонентов, средства трассировки позволяют пользователям выбирать разные приоритеты действий.

Во время редактирования разработчик может в реальном масштабе времени видеть, сколько времени остается для выполнения соединений с заданными жесткими временными ограничениями. Интерактивный режим также позволяет проводить групповую трассировку многих сетей и интерактивную настройку сетей большой длины и с ограничениями по допустимым задержкам.

Трассировка шин

Режим трассировки шин (Multi-Line Routing) предназначен для трассировки сразу большого числа линий на печатной плате. Вместе с опцией «захвата контура» эта утилита позволяет в течение считанных минут проводить трассировку многих линий на участках конструкции, содержащей одновременно гибкие и жесткие элементы, в то время как при трассировке отдельных линий на это уходят часы. Опция «захвата контура» отвечает за вставку линий в гибкую часть конструкции (рис. 4).

Трассировка шин с опцией захвата контура ускоряет процесс трассировки на гибких участках конструкций печатных плат

Рис. 4 – Трассировка шин с опцией захвата контура ускоряет процесс трассировки на гибких участках конструкций печатных плат

Планирование и трассировка

Для планирования и трассировки печатных плат с высокой плотностью размещения, большим количеством ограничений и шинными соединениями может потребоваться значительное время. Процесс усложняет миниатюризация современных компонентов, новые уровни электрических сигналов и специальные требования к топологии, поэтому неудивительно, что традиционные CAD -технологии и средства не могут полностью реализовать замысел разработчика. Global Route Environment предоставляет технологию, позволяющую воспринять замысел разработчика и придерживаться его. Благодаря его архитектуре, предназначенной для планирования соединений, и процедуре глобальной трассировки пользователи впервые могут воплотить свой опыт и идеи при помощи инструмента, который воспринимает их естественным образом.

Пользователи создают абстрактные данные о соединениях при помощи архитектуры планирования маршрута соединений, быстро конвертируют его в готовое решение и могут проверить это решение при помощи программы глобальной трассировки. Применение абстракции соединений позволяет уменьшить число элементов от десятков тысяч до сотен, что приводит к существенному снижению объема непосредственной ручной работы проектировщика.

При использовании абстрактных данных процесс планирования и трассировки может быть также ускорен путем применения пространственного визуального отображения открытой области вместе с данными и замыслом разработчика. Затем программа трассировки отрабатывает все детали соединений в соответствии с этим замыслом, не прибегая к помощи пользователя, который раньше должен был одновременно контролировать процесс трассировки и разрешать проблемы соединений. Достигаемое при этом значительное упрощение процесса разработки по сравнению с применяемыми сегодня средствами позволяет пользователям создавать эффективные решения быстрее и легче, уменьшая длительность цикла разработки и повышая производительность труда (рис. 5).

Технология планирования соединений на плате Allegro Interconnect Flow Planner позволяет пользователям уменьшить число слоев и значительно сократить длительность цикла разработки

Рис. 5 – Технология планирования соединений на плате Allegro Interconnect Flow Planner позволяет пользователям уменьшить число слоев и значительно сократить длительность цикла разработки

Проектирование быстродействующих плат

Все более широкое применение новейших стандартных интерфейсов, таких, как DDR3, DDR4, PCI Express, USB 3.0 накладывает целый ряд ограничений, которые должны быть учтены при проектировании печатной платы.

Allegro PCB Designer с опцией High-Speed помогает легко и быстро достичь соответствия требованиям современных интерфейсов. Данная опция расширяет набор контролируемых электрических ограничений, которые гарантируют, что конструкция печатной платы будет соответствовать спецификациям современных интерфейсов.

Кроме того, High-Speed позволяет пользователям вводить расширенные правила проектирования путем использования формул вместе с существующими правилами или результирующие данные, например, реальную длину проводников.

Ускорение проектирования времязависимых цепей

Allegro PCB Editor с опцией High-Speed значительно ускоряет работу над высокоскоростными интерфейсами с помощью нового инструмента автоматической подстройки длины проводников для время зависимых цепей (Auto-interactive Delay Tuning – AiDT). AiDT дает возможность пользователям быстро подстраивать длину у выбранного набора сигналов на плате, например, байтового тракта или полностью всего интерфейса. Этот инструмент радикально снижает время разработки - с нескольких часов до нескольких минут (Рис.6).

Рис. 6 – Автоматическая подстройка длины проводников до и после применения нового инструмента Auto-interactive Delay Tuning

Поддержка технологии обратного сверления

Проектирование с учетом технологий производства

Allegro PCB Editor поддерживает технологии проектирования с учетом тестопригодности (DfT), c учетом возможности изготовления (DfF) и с учетом технологичности сборки (DfA). Все эти важнейшие ограничения проверяются на этапе разработки топологии наряду с электрическими ограничениями. Пользователи могут выбирать количество тестовых точек и размеры их контактных площадок, определять зоны запрета для размещения тестовых точек и создавать отчеты для проверки степени готовности платы к тестированию. В Allegro PCB Editor включена специальная функция контроля правил DfA в режиме реального времени. С ее помощью можно контролировать и визуально отслеживать на плате любые нарушения, связанные с зазорами между компонентами. При сближении компонентов на расстояние максимально допустимое правилами DfA программа автоматически выдаст предупреждение и «остановит» пользователя перед возможным нарушением правил.

Передача данных на производство

Allegro PCB Designer может генерировать полный набор файлов для производства и тестирования печатной платы, включая Gerber 274x, NC Drill, NC Route и т.д.. Но что особенно важно, Cadence поддерживает промышленную тенденцию перехода к «безгерберной» технологии производства с помощью нового универсального формата IPC-2581. Особенность данного формата заключается в том, что все данные, необходимые для производства, сборки, сверловки, фрезеровки и тестирования платы храниться в одном унифицированном файле. Пользователи могут выбирать данные для файла IPC-2581 с целью защиты своей интеллектуальной собственности. Импорт IPC-2581 в Allegro PCB Editor позволяет просматривать файл.

Миниатюризация

Маршрут проектирования HDI, управляемый ограничениями

При использовании BGA-корпусов с шириной выводов 1,0-0,8 мм и менее вплоть до 0,5 мм пользователи должны применять технологию монтажа с высокой плотностью соединений (high-density interconnect, HDI). Хотя миниатюризация и не является главной целью для многих сегментов рынка, использование BGA требует перехода наращивания является неизбежным при трассировке сложных BGA корпусов с тремя и более рядами выводов с каждой стороны.

Allegro PCB Design совместно с опцией миниатюризации (Miniaturization Option) обеспечивает сквозной маршрут проектирования с контролем полного набора правил и ограничений для различных стилей HDI проектов – от гибридного наращивания/совмещения до полностью основанных на процессах наращивания, например, ALIVH.

Кроме того, Allegro PCB Editor включает автоматические средства по применению технологии HDI в про- ектах для сокращения времени на разработку и последовательного улучшения конструкции (итеративный метод проектирования) (рис. 7).

Рис. 7 – Динамическое сопряжение контактных площадок и проводников при интерактивной трассировке значительно экономит время на этапе подготовки проекта к производству

Поддержка технологии встроенных компонентов

Уменьшение размеров конечного изделия может быть достигнуто различными путями. Один из них состоит в размещении корпусных элементов на внутренних слоях платы. Allegro PCB Designer при наличии опции миниатюризации предлагает технологию трассировки, управляемой ограничениями для встроенных компонентов.

Она поддерживает как традиционные технологии прямого и непрямого присоединения, так и новейшие технологии двустороннего подключения для одного компонента, вертикальное расположение компонента, встроенные компоненты для двусторонней платы. Опция миниатюризации позволяет пользователю создавать углубления и управлять ими на слоях, выделенных под размещение встроенных компонентов.

Создание аналоговых ВЧ и СВЧ плат

Пакет Allegro PCB Designer вместе с опцией проектирования аналоговых радиочастотных цепей Analog/RF Designпредставляет собой среду разработки для смешанных сигналов от создания схемы до планирования с сохранением истории изменений, позволяющую повысить производительность процесса проектирования радиочастотных изделий до 50%. Эта опция позволяет инженерам создавать, объединять и дорабатывать аналоговые радиочастотные и микрополосковые схемы совместно с цифровыми и аналоговыми схемами в среде Allegro PCB Designer. Имея развитые возможности планирования и мощные интерфейсы со средствами численного моделирования в радиочастотном диапазоне, эта опция позволяет инженерам начинать процесс проектирования радиочастотных схем из Allegro Design Authoring, Allegro PCB Designer или Agilent ADS.

Параллельная коллективная разработка

Для сокращения длительности цикла разработки все чаще организуются географически разнесенные коллективы разработчиков. Традиционно применяемые при коллективной разработке процедуры ручной проверки и доводки очень медленны, затратны по времени и связаны с риском внесения ошибок.

Технология Allegro PCB Design Partitioning реализует многопользовательскую параллельную методологию разработки для ускорения процесса и уменьшения времени планирования. С ее помощью множество разработчиков могут работать одновременно, имея доступ к общей базе данных независимо от удаленности. Разработчики могут разделять процесс проектирования на ряд задач или областей, для которых будет производиться планирование и редактирование, и поручать их нескольким членам коллектива. Разработки могут разделяться вертикально (секции) с программно задаваемыми границами или горизонтально (слои). В результате каждый разработчик может видеть все отдельные секции и видеть процесс создания конструкции и результаты других проектировщиков. Возможность такого разделения помогает значительно уменьшить длительность циклов разработки и ускорить процесс проектирования.

Технология автоматической трассировки печатных плат

Средство оптимизации для производства (DFM, Design For Manufacturing), входящее в трассировщик Allegro PCB Router, значительно уменьшает число впоследствии отбраковываемых изделий. Его алгоритмы обеспечивают возможность автоматического разнесения проводников с использованием всего имеющегося свободного места. Автоматическое разнесение проводников помогает повысить технологичность путем перемещения проводников для дополнительного увеличения зазоров между проводниками и выводами, между проводниками и контактными SMD-площадками и освобождения дополнительного места для проводящих полигонов. Пользователи используют преимущества гибкости задания допусков вручную либо по умолчанию.

Во время трассировки могут быть заданы свободные углы и контрольные точки. Алгоритмы DFM автоматически делают оптимальные отступы, начиная с наибольших и уменьшая их в доступных пределах. Средство создания контрольных точек автоматически вставляет на плате тестовые переходные отверстия или контактные площадки. Контрольные точки в виде тестовых переходных отверстий могут располагаться как на передней, так и на обратной стороны платы, что позволяет использовать односторонние или двусторонние тестеры. У разработчиков есть возможность выбора методологии вставки контрольных точек, соответствующей их производственным требованиям. Контрольные точки могут быть фиксированными во избежание необходимости модификации тестовой оснастки. Ограничивающие условия для контрольных точек включают в себя форму поверхности тестовых зондов, размеры переходных отверстий, сеток и минимальные расстояния между центрами отверстий.

Автоматическая трассировка, управляемая ограничениями для быстродействующих плат

Высокоскоростные ограничивающие условия и алгоритмы трассировки используют дифференциальные пары, сетевое планирование, временные параметры сигналов, уровень перекрестных помех, трассировку набора слоев и специальные требования к геометрии, предъявляемые к современным высокоскоростным цепям. Алгоритмы автоматической трассировки аккуратно выполняют трассировку с использованием переходных отверстий и вблизи них, а также автоматически поддерживают соответствие заданным временным или пространственным критериям. Автоматическое сетевое планирование применяется для уменьшения уровня шума в сетях, чувствительных к шуму. К различным областям можно применять раздельные правила проектирования, например, можно задать правило максимально плотного размещения в области проводников и менее строгие правила на остальной части платы.

• добавлена полнофункциональная возможность загружать 3D-модели компонентов и механических деталей в формате STEP для визуального контроля зазоров. STEP модель можно добавить непосредственно в редакторе символов или редакторе топологии. Специальная переменная steppath указывает путь к библиотекам STEP моделей на локальном диске пользователя или сервере. Готовую топологию теперь можно экспортировать в формате STEP в механические САПР. При этом поддерживаются различные опции экспорта для контроля размера общей STEP модели платы;

• добавлена новая технология автоинтерактивной трассировки Auto-Interactive Breakout (AiBT). Суть ее заключается в том, что программа в зависимости от действий пользователя автоматически создает проводники на обоих концах шины или интерфейса. При этом линии цепей на плате должны быть объединены в общую связку. При трассировке поддерживается режим, когда пользователь на одном экране может видеть оба конца связки одновременно;

• добавлен новый инструмент трассировки Auto-Interactive Add Connect (AiCC). Данная команда работает в двух режимах – ручном и автоматическом. Ручной режим ничем не отличается от стандартной команды Add Connect. При запуске автоматического режима пользователь вначале проводит кривую линию по маршруту прокладки трассы, а затем эта кривая преобразуется в готовую трассу;

• новая команда Detune позволяет удалить результат подстройки одиночной трассы или нескольких трасс по длине. Эта функция очень удобна в случае, если необходимо перенести трассы или поменять ограничения по задержкам.

Обзор технологий проектирования печатных плат Cadence Allegro PCB Designer

Анатолий Сергеев,
специалист компании «Оркада» по продукции Cadence Design Systems, Inc., автор многочисленных статей. Окончил Владимирский государственный университет по специальности «Проектирование и технология радиоэлектронных средств»

Развитие электроники определяется увеличением производительности и функциональности полупроводниковых технологий. Новые устройства становятся все более сложными, и важными факторами их разработки являются конфигурации выводов компонентов, шаг между ними и плотность компоновки. Также новые устройства используют современные интерфейсы: DDR3, DDR4, PCI Express Gen3, USB 3.0 и другие, для которых необходимы новые типы внедрения в печатную плату. Все это обусловливает постоянно растущий спрос на новые методы корпусирования, увеличивающие плотность межсоединений на печатной плате. Сегодня для решения столь сложных задач инженерам необходимы современные технологии проектирования систем на уровне печатных плат, которые будут отвечать технологическим и методологическим требованиям. К ним, например, относится пакет программ Cadence Allegro PCB Designer, о некоторых важнейших функциях которого рассказывается в данной публикации.

Планирование соединений и трассировка

Сложные печатные платы с большим количеством электрических и технологических ограничений, высокой плотностью монтажа компонентов и множеством высокоскоростных сигнальных шин данных требуют при проектировании нового подхода. Использование традиционных и устаревших САПР, таких как P-CAD, становится недопустимым, так как они не способны обеспечить готовность подобных проектов в кратчайшие сроки. На первый план выходят САПР, которые активно развиваются и отвечают современным реалиям в электронной промышленности. Cadence Allegro PCB Designer в сочетании с опцией Interconnect Flow Planner содержит уникальную функцию для создания плана соединений и последующего преобразования его в готовую трассировку. Данный механизм планирования и трассировки дает инженеру возможность прокладывать большие массивы сигналов в виде специальных объектов — сигнальных жгутов, что позволяет значительно упростить проектирование и кардинально снизить время на разработку (рис. 1).

Инженер видит на экране не сотни или тысячи пересекающихся линий электрических связей, а план прокладки больших массивов этих связей. Понятно, что такой подход в разы повышает эффективность работы — есть возможность прокладывать сигнальные жгуты между слоями, планировать размещение переходных отверстий, избегать пересечения жгутов друг с другом, вести сигналы по кратчайшему пути и т.д. Для каждого жгута можно задать свой набор свойств, обеспечить его трассируемость с точки зрения временны х задержек сигналов в нем, копировать планы трассировки между разными проектами. Allegro PCB Editor на программном уровне «подскажет» разработчику оптимальные пути прокладки жгутов, а затем с помощью уникальных алгоритмов преобразует получившийся план в готовую топологию.

Ускорение проектирования времязависимых цепей

Все более широкое применение высокоскоростных цифровых интерфейсов, таких как DDR3, DDR4, PCI Express, USB 3.0, налагает целый ряд ограничений, которые должны быть учтены при проектировании печатной платы.

Allegro PCB Designer с опцией High-Speed помогает эффективно и быстро достичь соответствия требованиям современных интерфейсов. Данная опция расширяет набор контролируемых электрических ограничений, с помощью которых инженер может в кратчайшие сроки добиться максимальной целостности сигналов и обеспечить их точные временны е характеристики. Также вместе с опцией High-Speed в Allegro PCB Designer становятся доступны мощные инструменты управления времязависимыми цепями, такие как Auto-interactive Delay Tuning, Auto-Interactive Phase Tuning, Auto-Interactive Convert Corner, Timing Vision и т.д. Остановимся на некоторых из них более подробно.

Инструмент Auto-interactive Delay Tuning, сокращенно AiDT, дает пользователям возможность быстро подстраивать длину у выбранного набора сигналов на плате, например байтового тракта или полностью всего интерфейса. Этот инструмент кардинально снижает время подстройки временны х задержек у большого массива сигналов — с нескольких часов до нескольких минут (рис. 2). Пользователю достаточно обвести рамкой выделения нужный набор сигналов, после чего в соответствии с параметрами, указанными в Constraint Manager, произойдет автоматическая подстройка длины трасс.

Инструмент Auto-Interactive Phase Tuning, сокращенно AiPT, дает возможность в считаные минуты обеспечить оптимальную динамическую фазу для дифференциальной пары. Под динамической фазой подразумевается обеспечение равенства длины проводников с учетом их изгибов на разных участках прокладки от источника к приемнику сигнала. Благодаря данному инструменту значительно сокращается время на выравнивание длин проводников в дифференциальной паре.

Пользователь должен вести непрерывный контроль за времязависимыми цепями на плате. Специально разработанная встроенная в Allegro PCB Editor «среда» визуального контроля Timing Vision позволяет пользователю быстрее находить не соответствующие временны м ограничениям трассы на печатной плате. Данный инструмент включает средства цветовой индикации, возможность выбора специального узора для трасс и специальные всплывающие подсказки. В зависимости от заданных временны х ограничений в Constraint Manager трассы на плате будут подсвечены разным цветом, который выбирается в настройках (рис. 4).

Рис. 4. Инструмент Timing Vision для визуального контроля за длиной трасс с учетом временной зависимости сигналов

Проектирование с учетом технологий производства

Allegro PCB Editor поддерживает технологии проектирования с учетом тестопригодности (DFT), возможности изготовления (DFF) и технологичности сборки (DFA). Все эти важнейшие ограничения проверяются на этапе разработки топологии наряду с электрическими ограничениями. Пользователи могут выбирать количество тестовых точек и размеры их контактных площадок, определять зоны запрета для размещения тестовых точек и создавать отчеты для проверки степени готовности платы к тестированию. В Allegro PCB Editor включена специальная функция контроля правил DFA в режиме реального времени. С ее помощью можно контролировать и визуально отслеживать на плате любые нарушения, связанные с зазорами между компонентами. При сближении компонентов на максимально допустимое правилами DfA расстояние программа автоматически выдаст предупреждение и «остановит» пользователя перед возможным нарушением правил.

Передача данных на производство

Allegro PCB Designer может генерировать полный набор файлов для производства и тестирования печатной платы, включая Gerber 274x, NC Drill, NC Route и т.д. Но что особенно важно, Cadence поддерживает промышленную тенденцию перехода к «безгерберной» технологии производства с помощью нового универсального формата IPC-2581. Особенность данного формата заключается в том, что все данные, необходимые для производства, сборки, сверловки, фрезеровки и тестирования платы, хранятся в одном унифицированном файле. Пользователи могут выбирать данные для файла IPC-2581 с целью защиты своей интеллектуальной собственности. Импорт IPC-2581 в Allegro PCB Editor позволяет просматривать файл.

Маршрут проектирования плат с технологией HDI

Миниатюризация — сегодня это главный тренд в электронике. Устройства уменьшаются, а их производительность и функциональность растут. В проектах всё чаще применяются микросхемы в BGA-корпусах с шагом выводов от 0,8 мм и менее, что требует применения технологии повышенной плотности межсоединений (HDI) для вывода сигналов на внутренние слои от площадок BGA с помощью фэнаутов. Конструкция платы в этом случае требует применения микропереходных отверстий, размещения ПО на контактных площадках, особых технологических процессов в изготовлении. Все это должно учитываться системой проектирования печатных плат в полном объеме на уровне контроля правил проектирования.

Allegro PCB Designer в сочетании с опцией миниатюризации (Miniaturization Option) позволяет создавать проекты на основе технологии HDI любой степени сложности. Сюда включены следующие возможности:

• работа с микроотверстиями;
• оптимизация смешанных переходных отверстий;
• контроль слепых и глухих отверстий на слое;
• контроль этажерок переходных площадок;
• контроль ступенчатого расположения переходов;
• площадка внутри площадки;
• массовое изготовление переходов;
• контроль на соответствие технологии изготовления;
• учет правил проектирования HDI при автоматической трассировке.

В Allegro PCB Designer в сочетании с опцией миниатюризации включается множество различных инструментов интерактивной трассировки, таких как расталкивание слепых и глухих отверстий, динамическое сопряжение микропереходов, поддержка встроенных компонентов, трассировка по контуру для гибко-жестких плат и многое другое (рис. 5).

Поддержка технологии встроенных компонентов

Уменьшение размеров конечного изделия может быть достигнуто различными путями. Один из них состоит в размещении корпусных элементов на внутренних слоях платы. Allegro PCB Designer при наличии опции миниатюризации предлагает технологию трассировки, управляемой ограничениями для встроенных компонентов. Она поддерживает как традиционные технологии прямого и непрямого присоединения, так и новейшие технологии двустороннего подключения для одного компонента, вертикальное расположение компонента, встроенные компоненты для двусторонней платы. Опция миниатюризации позволяет пользователю создавать углубления и управлять ими на слоях, выделенных под размещение встроенных компонентов.

Создание аналоговых ВЧ- и СВЧ-плат

Пакет Allegro PCB Designer вместе с опцией проектирования аналоговых радиочастотных цепей Analog/RF Design представляет собой среду разработки для смешанных сигналов — от создания схемы до планирования с сохранением истории изменений, — обеспечивающую повышение производительности процесса проектирования радиочастотных изделий до 50%. Эта опция позволяет инженерам создавать, объединять и дорабатывать аналоговые радиочастотные и микрополосковые схемы совместно с цифровыми и аналоговыми схемами в среде Allegro PCB Designer. Имея развитые возможности планирования и мощные интерфейсы со средствами численного моделирования в радиочастотном диапазоне, эта опция дает инженерам возможность начинать процесс проектирования радиочастотных схем из Allegro Design Authoring, Allegro PCB Designer или Agilent ADS.

Параллельная коллективная разработка

Для сокращения длительности цикла разработки все чаще организуются географически разнесенные коллективы разработчиков. Традиционно применяемые при коллективной разработке процедуры ручной проверки и доводки очень медленны, времязатратны и связаны с риском внесения ошибок.
Технология Allegro PCB Design Partitioning реализует многопользовательскую параллельную методологию разработки для ускорения процесса и уменьшения времени планирования. С ее помощью множество разработчиков могут трудиться одновременно, имея доступ к общей базе данных независимо от удаленности. Разработчики могут разделять процесс проектирования на ряд задач или областей, для которых будет производиться планирование и редактирование, и поручать их нескольким членам коллектива. Разработки могут разделяться вертикально (секции) с программно задаваемыми границами или горизонтально (слои). В результате каждый разработчик может видеть все отдельные секции, наблюдать за процессом создания конструкции и оценивать результаты других проектировщиков. Возможность такого разделения помогает значительно уменьшить длительность циклов разработки и ускорить процесс проектирования.

Технология автоматической трассировки печатных плат

Технологии трассировки печатных плат тесно связаны с редактором печатных плат PCB editor. Посредством интерфейса трассировщика PCB Router вся конструкторская информация и ограничивающие условия автоматически поступают из PCB editor. По окончании трассировки вся информация автоматически передается обратно в PCB editor.

Возросшая сложность разработок, плотность размещения и наличие дополнительных ограничивающих условий для высокоскоростных схем делают процесс ручной трассировки трудным и времязатратным. Для решения задач трассировки сложных соединений требуется мощная автоматизированная технология. Надежный и испытанный в производстве автоматический трассировщик имеет режим пакетной трассировки с расширенным управлением стратегией трассировки и встроенными стратегиями трассировки.

Средство оптимизации для производства (Design For Manufacturing, DFM), входящее в трассировщик Allegro PCB Router, значительно уменьшает число впоследствии отбраковываемых изделий. Его алгоритмы обеспечивают возможность автоматического разнесения проводников с использованием всего имеющегося свободного места. Автоматическое разнесение проводников помогает повысить технологичность путем перемещения проводников для дополнительного увеличения зазоров между проводниками и выводами, между проводниками и контактными SMD-площадками и освобождения дополнительного места для проводящих полигонов. Пользователи используют преимущества гибкости задания допусков вручную либо по умолчанию.

Функции	Allegro PCB Designer
Allegro Design Authoring (Concept HDL) — ввод информации на уровне схем, таблиц и HDL-описаний
Allegro Design Entry CIS/Capture — ввод схем, централизованная база данных компонентов — CIS, доступ к глобальной интернет-базе данных электронных компонентов Active Parts
Constraint-Manager — физические, пространственные правила и правила одной цепи
Constraint-Manager — изменение индивидуальных свойств компонентов и DRCs
Constraint-Manager — поддержка областей с локальными правилами
Компоновка, размещение, размещение по шаблону Соблюдение правил DFA в режиме реального времени
Поддержка форматов IDF3.0, DXF in/out
Новый динамический формат обмена данными с механическими CAD-системами — IDX (EDMD schema)
3D-визуализация печатной платы
Маршрут иерархической компоновки межсоединений
Правила контроля длины проводников для высокоскоростных сигналов
Контролируемый ограничениями маршрут для высокоскоростных сигналов в зависимости от длины проводников
Группы согласования, индивидуальный набор правил для каждого слоя, расширенные цепи
Правила для Т-соединений (Т-соединение на выводе)
Автоматический бессеточный трассировщик (до шести слоев)
Автоматическая трассировка на основе высокоскоростных правил
Автоматическая трассировка на основе индивидуальных правил для каждого слоя
Планирование проекта — пространственное планирование топологии с учетом ее выполнимости и обратная связь	Design Planning Option
Планирование проекта — генерация плана топологии	Design Planning Option
Планирование проекта — конвертирование плана топологии в трассы (CLINES)	Design Planning Option
Автоинтерактивная постройка длины у выбранной группы сигналов	PCB High-Speed Option
Constraint-Manager — электрические правила для учета отражения сигналов, тайминга и перекрестных помех	PCB High-Speed Option
Контролируемый электрическими правилами маршрут проектирования	PCB High-Speed Option
Наборы электрических правил (ECSets)	PCB High-Speed Option

Функции	Allegro PCB Designer
Математическое описание правил проектирования	PCB High-Speed Option
Поддержка технологии обратного сверления	PCB High-Speed Option
Динамический контроль фаз, задержки по оси Z	PCB High-Speed Option
Контроль пути возвратного тока для обеспечения целостности сигналов	PCB High-Speed Option
Constraint-Manager — набор правил для HDI проектов	Miniaturization Option
Микроотверстия и ассоциативные пространственные, пакетные правила, включая правила типа «переходное отверстие в контактной площадке»	Miniaturization Option
Управляемый ограничениями маршрут разработки HDI-проектов	Miniaturization Option
Поддержка технологических правил для производства плат со встроенными компонентами	Miniaturization Option
Поддержка правил для компонентов, встроенных на внутренние слои платы	Miniaturization Option
Редактирование стека микроотверстий в HDI-проектах	Miniaturization Option
Динамическое бессеточное сопряжение, наращивание линий, сопряжение трасс	Miniaturization Option
Трассировка по нелинейному контуру (для гибких плат)	Miniaturization Option
Поддержка углублений (пустот) на внутренних слоях	Miniaturization Option
Параллельное проектирование — распределение по слоям	PCB Team Design Option
Параллельное проектирование — распределение по функциональным блокам	PCB Team Design Option
Параллельное проектирование — центральная панель статуса для управления процессом проектирования	PCB Team Design Option
Параллельное проектирование — распределение по цепям	PCB Team Design Option
Редактирование ограничений между областями	PCB Team Design Option
Управление классами цепей между областями	PCB Team Design Option
Редактирование параметризованных полосковых RF-элементов	PCB Analog / RF Option
Асимметричные зазоры	PCB Analog / RF Option
Двусторонний интерфейс с Agilent ADS	PCB Analog / RF Option
Импорт схем из Agilent ADS в Design Entry Authoring	PCB Analog / RF Option
Проектирование СВЧ-плат	PCB Analog / RF Option
Встроенный редактор полигонов для СВЧ-топологии	PCB Analog / RF Option
Автоматическая трассировка до 256 слоев	PCB Routing Option
Автоматическая трассировка с учетом правил DFM	PCB Routing Option
Автоматическое распределение трасс	PCB Routing Option
Автоматическая генерация контрольных точек	PCB Routing Option
Трассировка на основе индивидуальных правил для каждого слоя	PCB Routing Option

Во время трассировки могут быть заданы свободные углы и контрольные точки. Алгоритмы DFM автоматически делают оптимальные отступы, начиная с наибольших и уменьшая их в доступных пределах. Средство создания контрольных точек автоматически вставляет на плате тестовые переходные отверстия или контактные площадки. Контрольные точки в виде тестовых переходных отверстий могут располагаться как на лицевой, так и на обратной стороне платы, что позволяет использовать односторонние или двусторонние тестеры. У разработчиков есть возможность выбора методологии вставки контрольных точек, соответствующей их производственным требованиям. Контрольные точки могут быть фиксированными во избежание необходимости модификации тестовой оснастки. Ограничивающие условия для контрольных точек включают форму поверхности тестовых зондов, размеры переходных отверстий, сеток и минимальные расстояния между центрами отверстий.

Автоматическая трассировка, управляемая ограничениями для быстродействующих плат

Высокоскоростные ограничивающие условия и алгоритмы трассировки прменяют дифференциальные пары, сетевое планирование, временны е параметры сигналов, уровень перекрестных помех, трассировку набора слоев и специальные требования к геометрии, предъявляемые к современным высокоскоростным цепям. Алгоритмы автоматической трассировки аккуратно выполняют трассировку с использованием переходных отверстий и вблизи них, а также автоматически поддерживают соответствие заданным временны м или пространственным критериям. Автоматическое сетевое планирование применяется для снижения уровня шума в чувствительных к нему цепях. К различным областям платы можно применять свои правила проектирования, например можно задать правило максимально плотного размещения в области проводников и менее строгие правила на остальной части платы.

Разработка высокоскоростной электроники должна быть обеспечена адекватными программными и аппаратными средствами проектирования. Allegro PCB Designer — это мощный инструмент в руках профессионала, занимающегося разработкой современной быстродействующей электроники. Последнее обновление — Update Release № 2, вышедшее в марте этого года, включает большое количество новых инструментов работы, которые частично были описаны в данной статье.

микроконтроллером и различными дополнительными устройствами: постоянной и оперативной памятью, клавиатурой, а также графическими и буквенно-цифровыми жидкокристаллическими дисплеями.

На декабрь 2014 г. сегодняшний день актуальна версия MultiSim 13.X.

Рис. 11. Результаты работы программы Ultiboard

Рис. 12. Рабочее окно программы MultiSim 20

Micro-CAP (Spectrum Software). Micro-Cap (Microcomputer Circuit Analysis Program) – профессиональ-

ная программа аналогового, цифрового и смешанного моделирования и анализа цепей электронных устройств средней степени сложности.

Программа была написана в 1982 г. фирмой Spectrum Software, с тех пор она постоянно расширяется и совершенствуется. Фирма, в свою очередь, была основана Энди Томпсоном в феврале 1980 г., изначально позиционируясь на написании программ для Apple. Она расположена в одном из городов Кремниевой долины – Саннивейле (штат Калифорния, США).

Интуитивно понятный интерфейс, нетребовательность к вычислительным ресурсам ПК и большой спектр возможностей сделали популярной Micro-Cap среди специалистов и студентов. Алгоритм работы включает в себя создание электрической цепи в графическом редакторе (рис. 13), задание параметров анализа и анализ полученных данных. Программа самостоятельно составляет уравнения цепи и проводит моментальный расчёт. Любое изменение схемы или параметров элементов приводит к автоматическому обновлению результатов.

Рис. 13. Рабочее окно программы Micro-Cap

Графический редактор опирается на библиотеки электронных компонентов, которые можно пополнять на основе экспериментальных или справочных данных с помощью встроенного модуля Shape Editor. Все номиналы и параметры элементов могут быть как неизменными, так и зависящими от температуры, времени, частоты, состояния схемы, параметров других компонентов.

Анимированные детали (светодиоды, реле, семисегментные индикаторы и некоторые другие элементы) изменяют состояние в соответствии с поступающими на них сигналами. Моделирование включает в себя целый набор различных анализов (рис. 14): переходных процессов, передаточных характеристик по постоянному току, малосигнальных частотных характеристик, чувствительностей по постоянному току, нелинейных искажений, метода Монте-Карло и многих других. Опытные пользователи могут создавать свои макромодели, которые облегчают имитационное моделирование без потерь информации. Допускается одновременно использовать различные стандарты элементов схемы. Полная поддержка Spice -моделей позволяет применять проекты из других программ (DesignLab, OrCAD, P-CAD). Из недостатков можно отметить лишь необходимость установки дополнительных элементов, так как объем библиотек Micro-Cap (даже в полной версии) явно недостаточен.

Программа-дизайнер Micro-Cap Active Filter Designer (рис. 15) предлагает возможность автоматического расчета активных и пассивных фильтров Баттерворта, Чебышева, Бесселя, эллиптических: низких частот, высоких частот, полосовых, режекторных. Созданный фильтр можно вставить в проект. Designer также предлагает пользователю выбор операционных усилителей для использования в активных фильтрах. Он может создавать фильтры либо для точного значения, либо для стандартных значений импеданса.

Рис. 14. Рабочее окно результатов работы программы Micro-Cap

Рис. 15. Рабочее окно программы-дизайнера Micro-Cap Active filter designer

Стоимость Micro-Cap составляет несколько тысяч долларов, однако на сайте разработчика можно скачать свободно распространяемую Evaluation Version, которая обладает многими возможностями полнофункциональной версии. Основные отличия – не более 50 элементов в схеме, урезанная библиотека компонентов, ограничения на построение ряда графиков и медленная скорость работы.

Последней на декабрь 2014 г. является версия Micro-Cap 11 (2013).

4. СИСТЕМЫ «СКВОЗНОГО» ПРОЕКТИРОВАНИЯ ЭЛЕКТРОННЫХ УСТРОЙСТВ

4.1. Продукты Cadence

Технологии одной из ведущих компаний – разработчиков «электронных» САПР фирмы Cadence Design Systems – охватывают практически все этапы проектирования сложных электронных устройств и систем – от системного уровня, свойственного разработчикам конечной аппаратуры, до уровней логического, схемотехнического и топологического проектирования сверхбольших интегральных схем (СБИС), их корпусирования, а также разработки печатных плат, на которых эти СБИС будут монтироваться.

Cadence Design Systems имеет на сегодня группу программ, объединенных на платформе Cadence SPB (Silicon – Package – PCB), ранее – PCB Design Studio. Часть из них является собственной разработкой Cadence (Allegro, Specctra), часть досталась при слиянии с фирмой OrCAD Systems (OrCAD Capture, PSpice).

Концепция платформы направлена на конечную цель – создание «электронного» продукта и включает в себя как разработку СБИС (чипов), так и их корпусов, а также печатных плат (рис. 16). Современный подход предполагает использование единого информационного пространства на всех этих и последующих этапах жизненного цикла проектируемого продукта.

Рис. 16. Концепция платформы Cadence SPB

Пытаясь взять лучшее от каждой из частей, Cadence с каждой версией повышает степень интеграции своих программ, часто используя термин OrCAD/Allegro. Вместе с тем, существует разделение этих продуктов: OrCAD можно позиционировать как систему проектирования «простых» проектов, Allegro – более сложных. Соответственно различаются и их функциональные возможности, требования и стоимость

В состав Cadence SPB (PCB Design Studio) на сегодня входят:

Orcad Capture CIS – схемный редактор с интегрированными средствами управления и доступом через Интернет к базе стандартных компонентов;

Рис. 17. Масштабируемость Cadence OrCAD/Allegro

Concept HDL – альтернативный схемный редактор. Используется, как правило, при повторном использовании разработок и совместной работе инженеров. Каждый из двух редакторов имеет свои подходы и сильные стороны. Orcad Capture CIS используется для работы над простым проектом. Concept HDL подходит для групп, разрабатывающих более сложные проекты. При этом всю работу можно разделить на однозадачные модули и распределить их между проектировщиками;

PSpice/AMS Simulator – программа моделирования аналоговых и смешанных устройств;

PE Librarian – программа, предназначенная для создания библиотек компонентов и управления этими библиотеками;

OrCAD/Allegro PCB Editor – топологический редактор печатных плат, служит для размещения и редактирования конструктивов электронных компонентов и проводников, а также для подготовки устройств к производству;

SPECCTRA – содержит редактор расстановки компонентов Placement Editor и редактор полуавтоматической бессеточной трассировки проводников Route Editor;

SPECCTRA Autorouter – автоматический трассировщик проводников (тоже бессеточный); OrCAD/Allegro PCB Signal Integrity – программа анализа целостности сигналов.

Orcad Capture. Программа Cadence OrCAD Capture (начиная еще с DOSовских версий) стала де-факто стандартом в своей области благодаря удобному интуитивно понятному интерфейсу и наличию многообразных функций для быстрого выполнения нужных действий. Для ускорения процесса проектирования используется «надстройка» CIS (Component Interchange System), которая открывает доступ к справочной информации производителей электронных компонентов как через Интернет так и через центральную базу данных.

Средства поиска позволяют найти необходимые компоненты, используя в качестве критерия поиска различные параметры. После того как нашли компонент, CIS переписывает все его данные: логические, физические, данные призводителя, информацию для заказа и т.д. и поддерживает доступ к ним из OrCAD Capture. Если модифицируются компоненты, база данных или схема, то обновление происходит нажатием одной кнопки. Двунаправленная интеграция с редактором печатных плат обеспечивает соответствие схемы

и топологии в случае перестановки отдельных элементов, выводов или изменения параметров и названий компонентов.

Основные функции OrCAD Capture:

1. Схемотехнический редактор построен на традиционном для OrCAD Capture интерфейсе (рис. 18), который сочетает в себе интуитивность с инструментарием и функциональностью, необходимыми для решения задач схемотехнического проектирования. Для более сложных схем предусмотрен многостраничный

и иерархический режим работы. Система обеспечивает аккуратность соединений между всеми частями схемы.

2. Центральная информационная система обеспечивает синхронизацию внешних данных с информацией внутри проекта. С помощью стандарта Microsoft ODBC система может интегрироваться с любой из известных баз данных, начиная с Excel или Access и заканчивая системами MRP, ERP или PLM. Гибкость системы позволяет нескольким пользователям осуществлять одновременный доступ к информации без взаимовлияния.

Рис. 18. Окно программы OrCAD Capture

3. Выбор компонентов . Благодаря быстрому доступу, удобной системе поиска и возможности добавления компонентов в проект непосредственно из внешней базы, CIS значительно сокращает время разработки печатных плат. Добавление компонентов прямо из центральной базы данных (рис. 19) уменьшает вероятность ошибок при составлении списка элементов и позволяет контролировать использование компонентов, соответствующих различным стандартам.

4. Поиск компонентов через Интернет . Одна из функций в CIS – возможность поиска элементов через Интернет с помощью Internet Component Assistant (ICA). Так же как и в случае с внутренней базой данных, поиск может осуществляться по любым электрическим или коммерческим свойствам компонентов. Бесплатная база данных, именуемая Cadence ActiveParts, содержит более двух миллионов компонентов, поиск которых может быть осуществлён по необходимым критериям с предварительным просмотром перед добавлением в схему.

Рис. 19. Структура работы с центальной базой данных на примере библиотеки компонентов

5. Интеграция с другими продуктами OrCAD . Двусторонняя интеграция с OrCAD/Allegro PCB Editor

обеспечивает безошибочную передачу данных из схемы на печатную плату и наоборот. Автоматизируется синхронизация схемы после разрешённой замены проводников в плате. Обеспечивается сквозное выделение проводников и компонентов. OrCAD Capture имеет возможность создания списка соединений (netlist) для других САПР.

6. Возможность создания схем и перечней элементов по ГОСТ.

На декабрь 2014 г. последней версией является Cadence OrCAD Capture 16.6 (2014 г.).

OrCAD/Allegro PCB Editor. Топологический редактор печатных плат OrCAD/Allegro PCB Editor считается одним из лучших в мире в своем классе. Он является интерактивной оболочкой для создания и редактирования сложных многослойных печатных плат. Его обширнейшие возможности отвечают самым современным требованиям. В нем компания Cadence впервые использовала концепцию разработки «под управлением правил»: ограничения на размещение компонентов, объединение их в группы, задание ширины проводников для критических цепей и т.д. (рис. 20).

Рис. 20. Правила (справа) технологичного размещения компонентов на печатной плате (слева)

Современное производство печатных плат требует применения очень сложных и мощных средств проектирования слоев металлизации. Необходимо свести число этих слоев к минимуму для уменьшения конечной стоимости изделия. Данную задачу решает система Allegro PCB, которая содержит высокоэффективные инструменты планирования и редактирования слоев печатных плат для создания на ней равномерного рассеивания мощности. Система включает инструменты выбора и разделения топологии печатных плат по слоям, негативного или позитивного представления внутренних слоев металлизации, а также различные опции, позволяющие пользователю определять фрагменты слоев питания. Пользователю предоставлен полный набор инструментов для изготовления фотошаблонов и печатных плат, а также их тестирования (в том числе таблица апертур формата Gerber 274x; таблица NCDrill, содержащая сведения об общем количестве, координатах и размерах отверстий, а также различные чертежи печатных плат). Возможна полная интеграция пакета с внутренними или специфическими внешними системами, применяемыми на том или ином производстве (рис. 21).

Набор функций позволяет решать множество проектных и производственных задач. Мощная система планирования и размещения компонентов и их групп включает в себя возможность для копирования фрагментов топологии в виде модулей-шаблонов для радикального сокращения этапа размещения.

Создание и редактирование топологии на печатных платах основано на технологиях расталкивания и огибания различных объектов – проводников, переходных отверстий в режиме реального времени, что обеспечивает наглядный контроль над установленными правилами длин и задержек. Разрыв и восстановление в динамических полигонах во время размещения компонентов и прокладывания трасс происходит в реальном времени.

С помощью PCB Editor также можно выпустить полный набор файлов для фотоплоттера, обработки деталей печатных плат и файлов для тестирования (Gerber 274x, NC drill и т.д.).

Рис. 21. Окно программы OrCAD/Allegro PCB Editor

К OrCAD/Allegro PCB Editor могут быть подключены следующие опции.

Опция RF. Разработка топологий высокочастотных (ВЧ) и СВЧ-плат. Многие современные цифровые печатные платы содержат цепи, работающие в радиочастотном диапазоне. К этим цепям предъявляются специфические требования, и обычно они разрабатываются и моделируются в среде проектирования Agilent ADS (прежнее название Agilent EEsof). Однако эти цепи должны находиться на одной печатной плате с другими цифровыми и аналоговыми цепями. Для этого в редакторе OrCAD/Allegro PCB Editor в процессе проектирования печатной платы есть возможность импорта радиочастотных блоков, спроектированных в Agilent ADS, а кроме того, ряд возможностей работы с такими компонентами:

создание новых ВЧ-компонентов;

настройка параметров ВЧ-компонентов;

использование ВЧ-элементов при трассировке;

перенос ВЧ-элементов или групп со слоя на слой;

вычисление электрических параметров полосковых линий;

конвертация ВЧ-компонентов в полигоны;

преобразование трасс в полосковые линии и параметризация «полосок». Опция Miniaturization. Микроминиатюризация:

микроотверстия и пространственные, пакетные правила, включая правила типа «переходное отверстие в контактной площадке»;

поддержка правил для плат со встроенными компонентами;

поддержка правил для компонентов, встроенных на внутренние слои платы;

трассировка по нелинейному контуру (для гибких плат);

динамическое усиление проводников на границе гибкой и жесткой части;

контроль многоярусных микропереходов.

Опция PCB Team Design дает возможность нескольким инженерам асинхронно взаимодействовать в процессе иерархической разработки изделия. Проект может быть разделен на предварительно заданные иерархические уровни и распределен между членами коллектива, предоставляя в распоряжение каждого инженера изолированное пространство для разработки и верификации своей части проекта.

Опция FPGA System Planner . Оптимизация ПЛИС под печатную плату.

Опция 3D-визуализации печатной платы. Пример использования данной опции показан на рис. 22.

Рис. 22. 3D-визуализация печатной платы

PSpice/AMS Simulator. Программа PSpice/Allegro AMS Smulator служит для выполнения аналогового численного моделирования. Пользователь может сконфигурировать условные обозначения на схеме таким образом, чтобы поставить им в соответствие Spice-модели и проводить численное моделирование. Также можно легко находить соответствие между компонентами электрической принципиальной схемы, их местоположением на печатной плате и результатами моделирования для быстрого определения различных характеристик (рис. 23).

Рис. 23. Соответствие между компонентами электрической принципиальной схемы,

их местоположением на печатной плате и результатами моделирования в PSpice/Allegro AMS Simulator

OrCAD/Allegro совместим с продуктами Microsoft и предоставляет возможность конфигурации панели команд. Используя специализированный язык, можно настроить среду под свои требования и желания.

Новая стратегия Cadence предполагает не постоянный выход новых версий, а их обновления (по заявлениям раз в квартал). Распространение программы платное, но имеется пробная версия последняя на де-

кабрь 2014 г. версия программы – OrCAD/Allegro SPB 16.6.

SPECCTRA. SPECCTRA – программа автоматической трассировки печатных плат компании Cadence Design Systems. Иногда она встречается под названием Allegro PCB Router. На декабрь 2014 г. последней является версия 16.5.

Программа SPECCTRA успешно трассирует платы большой сложности благодаря применению нового принципа представления графических данных, так называемой ShapeBased-технологии. В отличие от известных ранее пакетов, в которых графические объекты представлены в виде набора координат точек, в этой программе используются более компактные способы их математического описания. За счет этого повышается эффективность трассировки печатных плат с высокой плотностью расположения компонентов, обеспечивается автоматическая трассировка одной и той же цепи трассами разной ширины и др.

Автотрассировщик SPECCTRA использует адаптивные алгоритмы, реализуемые за несколько проходов трассировки. На первом проходе выполняется соединение абсолютно всех проводников без обращения внимания на возможные конфликты, заключающиеся в пересечении проводников на одном слое и нарушении зазоров. На каждом последующем проходе автотрассировщик пытается уменьшить количество конфликтов, разрывая и вновь прокладывая связи (метод rip-up-and-retry) и проталкивая проводники, раздвигая соседние (метод push-and-shove). Информация о конфликтах на текущем проходе трассировки используется для “обучения” – изменения весовых коэффициентов (штрафов) так, чтобы путем изменения стратегии уменьшить количество конфликтов на следующем проходе.

Трассировка проводников проводится в три этапа: предварительная трассировка, автотрассировка, дополнительная обработка результатов автотрассировки.

Все фазы трассировки выполняются в интерактивном или автоматическом режиме с помощью набора специальных команд (рис. 24).

Рис. 24. Экран программы SPECCTRA в режиме интерактивного размещения компонентов